워드 라인의 저항을 개선할 수 있는 상변화 메모리 장치, 그것의 배열 구조, 및 그것의 제조방법 document_id 1020090058931

[청구항 2] 제 1 항에 있어서,상기 워드 라인은 접합 영역 형태갖는상변화 메모리 장치. [청구항 3] 제 1 항에 있어서,상기 워드 라인은 패턴 형태갖는상변화 메모리 장치. [청구항 4] 제 3 항에 있어서,상기 주변 영역의 반도체 기판상에 워드 라인 구동 트랜지스터더 형성되는상변화 메모리 장치. [청구항 5] 제 4 항에 있어서,상기 워드 라인 구동 트랜지스터는,상기 반도체 기판 상부에 형성되며, 상기 워드 라인과 동일 구조로 형성되는 게이트; 및상기 게이트 양측의 상기 반도체 기판에 형성되는 소오스 및 드레인포함하는상변화 메모리 장치. [청구항 6] 제 5 항에 있어서,트래핑 배선은 상기 워드 라인 구동 트랜지스터의 소오스와 전기적연결되는상변화 메모리 장치. [청구항 7] 제 5 항에 있어서,상기 워드 라인 구동 트랜지스터의 상기 게이트 및 상기 드레인 상부에 각각 형성되는 제 1 배선들; 및상기 제 1 배선들과 상기 게이트 및 드레인을 각각 연결시키는 제 1 플러그들더 포함하는상변화 메모리 장치. [청구항 8] 제 7 항에 있어서,상기 제 1 배선들과 상기 스트래핑 배선은 동일 물질구성되는상변화 메모리 장치. [청구항 9] 제 7 항에 있어서,상기 제 1 플러그들과 상기 전류 전달 통로는 동일한 물질구성되는상변화 메모리 장치. [청구항 10] 제 1 항에 있어서,상기 스위칭 소자는 pn다이오드인상변화 메모리 장치. [청구항 11] 제 10 항에 있어서,상기pn 다이오드는 폴리실리콘 물질구성되는상변화 메모리 장치. [청구항 12] 제 3 항에 있어서,상기 워드 라인은 섬 형태로 구성되어, 상기 스트래핑 배선과 부분적오버랩되는상변화 메모리 장치. [청구항 14] 제 13 항에 있어서,상기 주변 영역에 해당하는 상기 반도체 기판에 게이트, 및 그 양측에 형성되는 소오스 및 드레인을 포함하는 워드 라인 구동 트랜지스터더 포함하는상변화 메모리 장치. [청구항 15] 제 14 항에 있어서,상기 워드 라인 구동 트랜지스터의 게이트는 상기 워드 라인 패턴과 동일한 구조갖는상변화 메모리 장치. [청구항 16] 제 14 항에 있어서,트래핑 배선은 상기 워드 라인 구동 트랜지스터의 소오스와 전기적연결되는상변화 메모리 장치. [청구항 17] 제 14 항에 있어서,상기 워드 라인 구동 트랜지스터의 상기 게이트 및 상기 드레인 상부에 각각 형성되는 제 1 배선들; 및상기 제 1 배선들과 상기 게이트 및 드레인을 각각 연결시키는 제 1 플러그들더 포함하는상변화 메모리 장치. [청구항 18] 제 17 항에 있어서,상기 제 1 배선들과 상기 스트래핑 배선은 동일 물질구성되는상변화 메모리 장치. [청구항 19] 제 17 항에 있어서,상기 제 1 플러그들과 상기 전류 전달 통로는 동일한 물질구성되는상변화 메모리 장치. [청구항 20] 제 13 항에 있어서,상기pn 다이오드는 폴리실리콘 물질구성되는상변화 메모리 장치. [청구항 21] 제 13 항에 있어서,상기 워드 라인 패턴은 섬 형태로 구성되어, 상기 스트래핑 배선과 부분적오버랩되는상변화 메모리 장치. [청구항 23] 제 22 항에 있어서,상기 스택된 복수의 셀 어레이 영역의 가장 자리중 상기 스트래핑 배선의 연장 방향과 수직을 이루는 가장자리에 상기 복수의 셀 어레이 영역을 지나는 워드 라인들을 제어하는 통합 로우 제어 블록더 배치되는상변화 메모리 장치의 배열 구조. [청구항 24] 제 22 항에 있어서,상기 스택된 복수의 셀 어레이 영역의 가장 자리중 상기 비트 라인의 연장 방향과 수직을 이루는 가장자리에 상기 복수의 셀 어레이 영역을 지나는 비트 라인들을 제어하는 통합 컬럼 제어 블록더 배치되는상변화 메모리 장치의 배열 구조. [청구항 25] 제 22 항에 있어서,상기 워드 라인은 상기 스트래핑 배선과 대응배치되는상변화 메모리 장치의 배열 구조. [청구항 26] 제 22 항에 있어서,상기 워드 라인은 섬 형태로 형성되어, 상기 스트래핑 배선과 부분적오버랩되는상변화 메모리 장치의 배열 구조. [청구항 27] 제 26 항에 있어서,트래핑 배선과 부분적으로 오버랩되는 워드 라인들은 일정 간격을 두고 이격 배치되고, 홀수번째 스트래핑 배선과 오버랩되는 상기 워드 라인 사이에 짝수번째 스트래핑 배선과 오버랩되는 상기 워드 라인각각 배치되는상변화 메모리 장치의 배열 구조. [청구항 28] 제 26 항에 있어서,상기 워드 라인은 상기 복수의 스트래핑배선오버랩되도록구성되는상변화 메모리 장치의 배열 구조. [청구항 29] 제 28 항에 있어서,상기 전류 전달 통로는 오버랩된 복수의 스트래핑 배선 중 어느 하나의 스트래핑 배선과 전기적연결되는상변화 메모리 장치의 배열 구조. [청구항 30] 제 22 항에 있어서,상기 전류 전달 통로는 상기 스트래핑 배선의 선폭보다 좁은 직경갖는상변화 메모리 장치의 배열 구조. [청구항 31] 제 22 항에 있어서,상기 전류 전달 통로는 상기 스트래핑 배선의 선폭보다 큰 직경갖는상변화 메모리 장치의 배열 구조. [청구항 32] 제 22 항에 있어서,상기 전류 전달 통로의 상부 형태는 슬릿 구조갖는상변화 메모리 장치의 배열 구조.