어레이 기판 document_id 1020090108550

[청구항 2] 제 1 항에 있어서,상기 제 1 게이트 전극nan은불순물폴리실리콘으로이루어진것특징인어레이 기판. [청구항 3] 제 1 항에 있어서,상기 제 1 보호층에는 상기 구동 박막트랜지스터의 제 1 게이트 전극을 노출시키는 제 2 게이트 콘택홀이 구비되며,상기 제 1 보호층 상부에는 상기 제 2 게이트 콘택홀을 통해 상기 구동 박막트랜지스터의 제 1 게이트 전극과 접촉하며 형성된 게이트 보조패턴이 형성되며,상기 제 2 보호층에는 상기 스위칭 박막트랜지스터의 드레인 전극을 노출시키는 제 2 드레인 콘택홀과, 상기 게이트 보조패턴을 노출시키는 보조패턴 콘택홀이 구비되며,상기 제 2 보호층 상부에는 상기 제 2 드레인 콘택홀과 상기 보조패턴 콘택홀을 통해 상기 스위칭 박막트랜지스터의 드레인 전극과 상기 게이트 보조패턴이 동시에 접촉하는연결전극형성된것특징인어레이 기판. [청구항 4] 제 3 항에 있어서,상기 제 1 보호층 상부에는 상기 게이트 배선과 나란하게 전원배선이 구비되며, 상기 구동 박막트랜지스터에 대응하여 상기 제 2 게이트 전극이 형성되는 경우 상기 제 2 게이트 전극은 상기 게이트 보조패턴에서 분기하여형성된것특징인어레이 기판. [청구항 5] 제 1 항에 있어서,상기 제 2 게이트 전극은 상기 소스 및 드레인 전극을 포함하여 이들 두 전극 사이에 이격영역과 중첩하도록 형성되거나,상기 소스 및 드레인 전극과는 중첩되지 않고 상기 소스 및 드레인 전극 사이의 이격영역에 대응하여 상기 이격영역과 동일한 폭을 갖거나 또는 작은 폭을 가지도록 형성되거나, 또는상기 소스 및 드레인 전극 중 어느 하나의 전극과 상기 소스 및 드레인 전극의 이격영역과 중첩하도록형성된것특징인어레이 기판. [청구항 6] 제 1 항에 있어서,상기 기판 상에, 상기 제 1 게이트 전극 하부에 위치하며 무기절연물질로 이루어진 버퍼층포함하는어레이 기판. [청구항 7] 제 1 항에 있어서,상기 구동 박막트랜지스터의 제 1 게이트 전극은 상기 스토리지 영역까지 연장 형성되어 제 1 스토리지 전극을 이루며,상기 구동 박막트랜지스터의 소스 전극은 상기 스토리지 영역까지 연장 형성되어 제 2 스토리지 전극을 이룸으로써 상기 스토리지 영역에 순차 적층된 상기 제 1 스토리지 전극과 상기 게이트 절연막과 상기 층간절연막 및 상기 제 2 스토리지 전극은스토리지커패시터이루는것특징인어레이 기판. [청구항 8] 제 7 항에 있어서,상기 구동 박막트랜지스터의 소스 전극은 상기 스토리지 영역에서 더 연장하여 상기 데이터 배선과 나란하게 형성됨으로써 전원전극을 이루며, 상기 제 1 보호층에는 상기 전원전극을 노출시키는 전원 콘택홀이 구비되며, 전원배선은 상기 전원 콘택홀을 통해상기전원전극접촉하는것특징인어레이 기판. [청구항 9] 제 1 항에 있어서,상기 오믹콘택층과 상기 액티브층 사이에는 상기 오믹콘택층과 동일한 평면적을 가지며 상기 오믹콘택층와 완전 중첩하는 형태로 순수 비정질 실리콘으로 이루어진배리어층형성된것특징인어레이 기판. [청구항 11] 제 10 항에 있어서,상기 제 2 게이트 전극은 상기 소스 및 드레인 전극을 포함하여 이들 두 전극 사이에 이격영역과 중첩하도록 형성되거나,상기 소스 및 드레인 전극과는 중첩되지 않고 상기 소스 및 드레인 전극 사이의 이격영역에 대응하여 상기 이격영역과 동일한 폭을 갖거나 또는 작은 폭을 가지도록 형성되거나, 또는 상기 소스 및 드레인 전극 중 어느 하나의 전극과 상기 소스 및 드레인 전극의 이격영역과 중첩하도록형성된것특징인어레이 기판.