문맥 (context)
[청구항 1]
제 1 노드 및 제 2 노드에 연결되는 마스터 래치
제 3 노드 및 제 4 노드에 연결되는 슬래이브 래치
상기 제 2 노드의 전압이 하이(high)인 경우에 상기 제 1 노드와 상기 제3 노드 사이에 전류 통로를 형성하는 제 1 스위치; 및
상기 제 1 노드의 전압이 하이인 경우에 상기 제 2 노드와 상기 제 4 노드 사이에 전류 통로를 형성하는 제 2 스위치를 포함하는 데이터 리텐션 회로
[청구항 2]
제 1 항에 있어서,상기 제 1 노드 및 상기 제 3 노드 사이에 연결되고 상기 제 1 스위치와 직렬 연결되며, 클럭신호에 따라 전류 통로를 형성하는 제 3 스위치; 및상기 제 2 노드 및 상기 제 4 노드 사이에 연결되고 상기 제 2 스위치와 직렬연결되며, 상기 클럭신호에 따라 전류 통로를 형성하는 제 4 스위치더 포함하는데이터 리텐션 회로.
[청구항 3]
제 2 항에 있어서,상기 제 1 내지 4 스위치는 mos 트랜지스터들인데이터 리텐션 회로.
[청구항 4]
제 1 항에 있어서,상기 제 3 노드와 연결되며, 입력신호를 반전하여 전달하는 제 1 인버터; 및상기 제 4 노드와 연결되며, 입력신호를 반전하여 전달하는 제 2 인버터를 포함하는 출력회로더 포함하는데이터 리텐션 회로.
[청구항 5]
제 4 항에 있어서,상기 마스터 래치, 상기 제 1 내지 4 스위치 및 상기 출력회로는 제 1 전압을 동작 전압으로 사용하며, 상기 슬래이브 래치는 제 2 전압을 동작 전압사용하는데이터 리텐션 회로.
[청구항 6]
제 5 항에 있어서,상기 제 1 전압의 상태는 엑티브 모드(active mode) 및 슬립 모드(sleep mode) 중 어느 하나이며, 상기 제 2 전압의 상태는 엑티브모드인데이터 리텐션 회로.
[청구항 7]
제 4 항에 있어서,래이브 래치 및 상기 출력회로의 상기제 1 및 제 2 인버터는 고전압인버터인데이터 리텐션 회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
데이터 리텐션 회로에서 제 1 스위치와 제 2 스위치가 각각 전류 통로를 형성하기 위해 갖추어야 하는 전압 조건은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation데이터 리텐션 회로 내 제 1 스위치와 제 2 스위치가 전류 통로를 형성하기 위한 전압 조건을 찾는 작업이다.
-
2정보 추출
information_extraction청구항 1에서 제 1 스위치와 제 2 스위치의 동작 조건에 관한 문구를 추출한다.
- 상기 제 2 노드의 전압이 하이(high)인 경우에 상기 제 1 노드와 상기 제3 노드 사이에 전류 통로를 형성하는 제 1 스위치; 및 상기 제 1 노드의 전압이 하이인 경우에 상기 제 2 노드와 상기 제 4 노드 사이에 전류 통로를 형성하는 제 2 스위치
-
3근거 선택
evidence_selection제 1 스위치는 제 2 노드의 전압이 하이일 때, 제 2 스위치는 제 1 노드의 전압이 하이일 때 동작한다는 근거를 선택한다.
- 상기 제 2 노드의 전압이 하이(high)인 경우에 상기 제 1 노드와 상기 제3 노드 사이에 전류 통로를 형성하는 제 1 스위치; 및 상기 제 1 노드의 전압이 하이인 경우에 상기 제 2 노드와 상기 제 4 노드 사이에 전류 통로를 형성하는 제 2 스위치
-
4논리 통합
logical_integration제 1 스위치의 조건은 제 2 노드의 전압이 하이인 것이고, 제 2 스위치의 조건은 제 1 노드의 전압이 하이인 것임을 결합한다.
-
5결론 도출
conclusion_formulation질문에 따라 제 1 스위치는 제 2 노드의 전압이 하이(high)여야 하고, 제 2 스위치는 제 1 노드의 전압이 하이인 조건이 필요함을 도출한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
제 1 스위치는 상기 제 2 노드의 전압이 하이(high)인 경우에 전류 통로를 형성하고, 제 2 스위치는 상기 제 1 노드의 전압이 하이인 경우에 전류 통로를 형성한다.
핵심 해석 (core_interpretation)
데이터 리텐션 회로에서 제 1 스위치와 제 2 스위치는 각각 특정 노드(제 2 노드 및 제 1 노드)의 전압이 하이(high) 상태일 때 전류 통로를 형성하도록 설계되어 있다.