직렬 입력 데이터 캡쳐 장치 및 방법 document_id 1020097012104

[청구항 17] 청구항 16에 있어서,상기 해석 회로는,상기 커맨드를 저장하기 위한 저장 회로; 및상기 커맨드의 동작 제어 모드를 판정하기 위해 상기 저장된 커맨드를 디코드하기 위한 디코드 회로를 포함하는, 데이터 처리를 위해 메모리액세스하는장치. [청구항 18] 청구항 17에 있어서,상기 동작 제어 모드들에 응답하여 동작 클럭들을 생성하기 위한 클럭 생성 회로를 더 포함하는, 데이터 처리를 위해 메모리액세스하는장치. [청구항 19] 청구항 18에 있어서,상기 메모리를 액세스하기 위해 상기 임시 홀드 회로에 임시로 저장된 상기 비트 스트림의 어드레스를 저장하기 위한 어드레스 레지스터 회로를 더 포함하는,데이터 처리를 위해 메모리액세스하는장치. [청구항 20] 청구항 19에 있어서,상기 동작 제어 모드들에 응답하여 상기 임시 홀드 회로로부터 상기 어드레스 레지스터 회로까지의 상기 임시 저장된 어드레스의 전송 경로를 설립하기 위한 경로 회로를 더 포함하는, 데이터 처리를 위해 메모리액세스하는장치. [청구항 21] 청구항 20에 있어서,상기 임시 홀드 회로는, 하나의 레지스터가 그 자신의 저장된 비트 스트림을 다음 레지스터에 전하도록, j개의 레지스터가 직렬로 연결되는 j 임시 레지스터들을 포함하고,상기 어드레스 레지스터 회로는 상기 j 임시 레지스터들로부터 전송되는 어드레스를 저장하기 위한 j 어드레스 레지스터들을 포함하며, j는 1보다 큰 정수인,데이터 처리를 위해 메모리액세스하는장치. [청구항 22] 청구항 21에 있어서,상기 경로 회로는,상기 동작 제어 모드들의 어드레스 스위칭 정보에 따라, 상기 j 임시 레지스터들과 상기 j 어드레스 레지스터들 사이의 어드레스 전송 경로들을 선택하기 위한 스위치 회로를 포함하는, 데이터 처리를 위해 메모리액세스하는장치. [청구항 23] 청구항 21에 있어서,상기 경로 회로는,상기 임시 저장된 어드레스들을 상기 j 임시 레지스터들로부터 상기 j 어드레스 레지스터들에 전송하기 위한 미리 규정된 전송 경로를 포함하는, 데이터 처리를 위해 메모리액세스하는장치. [청구항 24] 직렬 상호 연결 구성의 복수의 디바이스들을 포함하는 장치로서, 상기 디바이스들의 각각은 직렬 입력 데이터를 수신하기 위한 직렬 입력 연결 및 직렬 출력 데이터를 제공하기 위한 직렬 출력 연결을 갖고, 상기 디바이스들의 각각은 직렬 데이터를 캡쳐하기 위한 장치를 가지며, 상기 디바이스들 중 적어도 하나가, 미리 규정된 시퀀스에 따른 커맨드, 어드레스 및 데이터의 그리고 상기 커맨드, 상기 어드레스 및 상기 데이터를 나타내는 입력 비트 스트림들의 바이트들로서 그룹화되어 있는 직렬 입력(si)을 수신하기 위한 직렬 입력 회로 상기 수신된 si의 입력 비트 스트림들을 임시로 저장하기 위한 임시 홀드 회로 상기 임시 홀드 회로에 의해 홀드되는 커맨드와는 별개로, 상기 si의 커맨드를 해석하기 위한 해석 회로; 및 상기 해석된 커맨드에 응답하여 그리고 상기 수신된 si에 기초하여 메모리를 액세스하기 위한 데이터 처리 회로를 포함하는, 복수의 디바이스들을 포함하는 장치 [청구항 25] 청구항 24에 있어서,상기 해석 회로는,상기 커맨드의 동작 제어 모드를 판정하기 위해 상기 저장된 커맨드를 디코드하고 상기 디코드된 커맨드들을 분류하기 위한 제어 판정 회로를 포함하는, 복수의 디바이스들포함하는장치. [청구항 26] 청구항 25에 있어서,상기 임시 홀드 회로는, 하나의 레지스터가 그 자신의 저장된 비트 스트림을 다음 레지스터에 전하도록, j개의 레지스터가 직렬로 연결되는 j 임시 레지스터들을 포함하고,어드레스 레지스터 회로는 상기 j 임시 레지스터들로부터 전송되는 상기 어드레스를 저장하기 위한 j 어드레스 레지스터들을 포함하며, j는 1보다 큰 정수인, 복수의 디바이스들포함하는장치. [청구항 27] 청구항 26에 있어서,상기j 어드레스 레지스터들은,상기 j 임시 레지스터들로부터 전송되는 상기 어드레스의 칼럼 어드레스를 저장하기 위한 k 개의 레지스터들로서, k는 1보다 큰 정수인, k 레지스터들; 및상기 j 임시 레지스터들로부터 전송되는 상기 어드레스의 로우 어드레스를 저장하기 위한 (j - k) 레지스터들을 포함하는, 복수의 디바이스들포함하는장치. [청구항 28] 청구항 27에 있어서,2인, 복수의 디바이스들포함하는장치. [청구항 29] 청구항 27에 있어서,상기 디바이스는,상기 동작 제어 모드들에 응답하여 상기 임시 홀드 회로로부터 상기 어드레스 레지스터 회로까지의 상기 임시 저장된 어드레스의 전송 경로를 설립하기 위한 경로 회로를 더 포함하는, 복수의 디바이스들포함하는장치. [청구항 30] 청구항 29에 있어서,상기 경로 회로는,상기 동작 제어 모드들의 어드레스 스위칭 정보에 따라, 상기 j 임시 레지스터들과 상기 j 어드레스 레지스터들 사이의 어드레스 전송 경로들을 스위칭하기 위한 스위치 회로를 포함하는, 복수의 디바이스들포함하는장치. [청구항 31] 청구항 29에 있어서,상기 경로 회로는,상기 임시 저장된 어드레스를 상기 j 임시 레지스터들로부터 상기 j 어드레스 레지스터들 중 대응되는 하나에 전송하기 위한 미리 규정된 전송 경로를 포함하는, 복수의 디바이스들포함하는장치. [청구항 32] 청구항 30에 있어서,상기 디바이스는,커맨드 수신 회로 및 상기 임시 홀드 회로에 대한 제1 및 제2 클럭 신호들을 각각 개별적으로 생성하기 위한 클럭 생성 회로를 더 포함하며,상기 커맨드 수신 회로는 상기 제1 클럭 신호에 응답하여 커맨드를 등록하고 시프트하며,상기 임시 홀드 회로는 상기 제2 클럭에 응답하여 데이터를 등록하고 시프트하는, 복수의 디바이스들포함하는장치.