메모리 효율적인 ＬＤＰＣ 디코딩 document_id 1020097024581

[청구항 12] k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드 표현을 디코딩하는 디코더로서, (a) 판독/기록 메모리; 및 (b) n개의 비트 노드 및 n-k개의 체크 노드를 포함하고, 각각의 비트 노드는 각각의 에지에 의해 적어도 하나의 체크 노드에 연결되어 있고, 총 e개의 에지가 존재하는 그래프 내에서, 서로 연결되어 있는 상기 비트 노드와 상기 체크 노드 사이에서 메시지를 교환하는 단계에 의해 상기 코드워드 비트의 추정값을 갱신하는 알고리즘을 실행함으로써 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지를 교환하는 단계 중 임의의 시간에, 상기 판독/기록 메모리 내에 e보다 적은 개수의 메세지를 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 메모리로부터 코드워드를 추출한 결과이거나 변조된 코드워드를 복조한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드 표현을 디코딩하는 디코더 [청구항 13] 제 12 항에 있어서,복수의 프로세서를 포함하고,(c) 상기 프로세서와 상기 판독/기록 메모리 사이에서 상기 메시지 및 상기 코드워드 비트의 추정값을 상기 그래프에 따라 라우팅하는 라우팅 층을 더 포함하는 것을 특징으로 하는 k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드 표현을 디코딩하는디코더. [청구항 14] 제 12 항에 있어서,상기 코드워드 비트의 추정값은 소프트 추정값이고, 상기 판독/기록 메모리는 n+e보다 적은 (i) 상기 메세지; 및(ii) 상기 코드워드 비트의 소프트 추정값의 결합된 총 개수를 저장하기 위해, 상기 알고리즘에 대하여 충분한 저장 용량을 가진 것을 특징으로 하는 k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드 표현을 디코딩하는디코더. [청구항 15] 메모리 컨트롤러로서, (a) k개의 정보 비트를 n(003e#k)개의 코드워드 비트의 코드워드로 인코딩하는 인코더; 및 (b) 디코더를 포함하고, 상기 디코더는 (i) 판독/기록 메모리; 및 (ii) n개의 비트 노드 및 n-k개의 체크 노드를 포함하고, 각각의 비트 노드가 각각의 에지에 의해 적어도 하나의 체크 노드에 연결되어 있고, 총 e개의 에지가 존재하는 그래프 내에서, 서로 연결되어 있는 상기 비트 노드와 상기 체크 노드 사이에서 메시지를 교환하는 알고리즘을 실행함으로써, 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지를 교환하는 중 임의의 시간에, 상기 판독/기록 메모리 내에 e보다 적은 개수의 메세지를 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 메모리로부터 코드워드를 추출한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 메모리 컨트롤러 [청구항 16] 제 15 항에 있어서,메모리 내에 상기 코드워드의 적어도 일부분을 저장하고, 상기 메인 메모리로부터 상기 코드워드의 적어도 일부분의 표현을 추출하는회로더포함하는것을특징으로 하는메모리 컨트롤러. [청구항 17] 제 16 항에 있어서,상기 회로는 상기 메인 메모리에 모든 코드워드를 저장하고, 상기 메인 메모리로부터 모든코드워드의표현추출하는것을특징으로 하는메모리 컨트롤러. [청구항 18] 제 16 항에 있어서,상기 회로는 상기 메인 메모리에 상기 코드워드의 일부분만을 저장하고, 상기 메인 메모리로부터상기코드워드의상기일부분추출하는것을특징으로 하는메모리 컨트롤러. [청구항 19] 메모리 디바이스로서, (a) 제 16 항의 상기 메모리 컨트롤러; 및 (b) 메인 메모리 를 포함하는 것을 특징으로 하는 메모리 디바이스 [청구항 20] 수신기로서, (a) 통신 채널로부터 수신된 메시지를 복조하고, 그로인해 k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드의 표현을 제공하는 복조기; 및 (b) 디코더를 포함하고, 상기 디코더는 (i) 판독/기록 메모리; 및 (ii) n개의 비트 노드 및 n-k개의 체크 노드를 포함하고, 각각의 비트 노드가 각각의 에지에 의해 적어도 하나의 체크 노드에 연결되어 있고, 총 e개의 에지가 존재하는 그래프 내에서, 서로 연결되어 있는 상기 비트 노드와 상기 체크 노드 사이에서 메시지를 교환하는 알고리즘을 실행함으로써, 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지를 교환하는 중 임의의 시간에, 상기 판독/기록 메모리 내에 e보다 적은 개수의 상기 메세지를 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 변조된 코드워드를 복조한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 수신기 [청구항 21] 메시지를 송신하고 수신하는 통신 시스템으로서, (a) 송신기로서, (i) k개의 정보 비트의 메시지를 n(003e#k)개의 코드워드 비트의 코드워드로 인코딩하는 인코더; 및 (ii) 통신 채널을 통해 상기 코드워드를 변조 신호로서 송신하는 변조기를 포함하는 송신기; 및 (b) 수신기로서, (i) 상기 통신 채널로부터 상기 변조 신호를 수신하고, 상기 변조 신호를 복조하고, 그로인해 상기 코드워드의 표현을 제공하는 복조기; 및 (ii) 디코더;를 포함하는 수신기를 포함하고, 상기 디코더는 (a) 판독/기록 메모리; 및 (b) n개의 비트 노드 및 n-k개의 체크 노드를 포함하고, 각각의 비트 노드가 각각의 에지에 의해 적어도 하나의 체크 노드에 연결되어 있고, 총 e개의 에지가 존재하는 그래프 내에서, 비트 노드와 체크 노드를 연결하는 e개의 에지를 포함하는 그래프의 n개의 비트 노드의 n-k개의 체크 노드 사이에서 메시지를 교환하는 알고리즘을 실행함으로써 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지를 교환하는 중 임의의 시간에 상기 판독/기록 메모리 내에 e보다 적은 개수의 상기 메세지를 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 변조된 코드워드를 복조한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 메시지를 송신하고 수신하는 통신 시스템 [청구항 30] k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는 디코더로서, (a) 판독/기록 메모리; 및 (b) n개의 비트 노드 및 n-k개의 체크 노드를 포함하고, 각각의 비트 노드가 상기 체크 노드의 적어도 일부분에 연결되어 있는 그래프 내에서, 서로 연결되어 있는 상기 비트 노드와 상기 체크 노드 사이에서 메시지를 교환하는 알고리즘을 실행하는 단계에 의해 상기 코드워드 비트의 소프트 추정값을 갱신함으로써, 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지를 교환하는 중 임의의 시간에, 상기 판독/기록 메모리에 n보다 적은 개수의 코드워드 비트의 소프트 추정값을 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 메모리로부터 코드워드를 추출한 결과이거나 변조된 코드워드를 복조한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는 디코더 [청구항 31] 제 30 항에 있어서,복수의 프로세서를 포함하고,(c) 상기 프로세서와 상기 판독/기록 메모리 사이에서 상기 메시지 및 상기 코드워드 비트의 소프트 추정값을 상기 그래프에 따라 라우팅하는 라우팅 층을 더 포함하는 것을 특징으로 하는 k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는디코더. [청구항 32] 제 30 항에 있어서,상기 그래프는 그 사이에서 상기 메시지가 교환되는 상기 비트 노드와 상기 체크 노드를 연결하는 e개의 에지를 포함하고, 상기 판독/기록 메모리는, n+e보다 적은 (i) 상기 메시지와 (ii) 상기 코드워드 비트의 상기 소프트 추정값의 결합된 총 개수를 저장하기 위해, 상기 알고리즘에 대하여 충분한 저장 용량을 가지는 것을 특징으로 하는 k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는디코더. [청구항 33] 메모리 컨트롤러로서, (a) k개의 정보 비트를 n(003e#k)개의 코드워드 비트의 코드워드로 인코딩하는 인코더; 및 (b) 디코더;를 포함하고, 상기 디코더는 (i) 판독/기록 메모리; 및 (ii) n개의 비트 노드 및 n-k개의 체크 노드를 포함하고, 각각의 비트 노드가 상기 체크 노드의 적어도 일부분에 연결되어 있는 그래프 내에서, 서로 연결되어 있는 상기 비트 노드와 상기 체크 노드 사이에서 메시지를 교환하는 알고리즘을 실행하는 단계에 의해 상기 코드워드 비트의 소프트 추정값을 갱신함으로써 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지를 교환하는 중 임의의 시간에, 상기 판독/기록 메모리에 n보다 적은 개수의 상기 코드워드 비트의 상기 소프트 추정값을 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 메모리로부터 코드워드를 추출한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 메모리 컨트롤러 [청구항 34] 제 33 항에 있어서,메모리 내에 상기 코드워드의 적어도 일부분을 저장하고, 상기 메인 메모리로부터 상기 코드워드의 적어도 일부분의 표현을 추출하는회로더포함하는것을특징으로 하는메모리 컨트롤러. [청구항 35] 제 34 항에 있어서,상기 회로는 상기 메인 메모리에 모든 코드워드를 저장하고, 상기 메인 메모리로부터 모든코드워드의표현추출하는것을특징으로 하는메모리 컨트롤러. [청구항 36] 제 34 항에 있어서,상기 회로는 상기 메인 메모리에 상기 코드워드의 일부분만을 저장하고, 상기 메인 메모리로부터상기코드워드의상기일부분의표현추출하는것을특징으로 하는메모리 컨트롤러. [청구항 37] 메모리 디바이스로서, (a) 제 34 항의 상기 메모리 컨트롤러; 및 (b) 메인 메모리 를 포함하는 것을 특징으로 하는 메모리 디바이스 [청구항 44] k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는 디코더로서, (a) 판독/기록 메모리; 및 (b) n개의 비트 백터 엘리먼트를 가진 비트 백터와 n-k개의 체크 백터 엘리먼트를 가진 체크 백터를 연결하고, 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트를 연결하는 e개의 논-제로 행렬을 가진 패리티 체크 행렬을 사용하여, 서로 연결된 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트 사이에서 메시지를 교환하는 단계에 의해 상기 코드워드 비트의 추정값을 갱신하는 알고리즘을 실행함으로서 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지의 상기 교환하는 단계 중 임의의 시간에, 상기 판독/기록 메모리에 e보다 적은 개수의 상기 메시지를 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 메모리로부터 코드워드를 추출한 결과이거나 변조된 코드워드를 복조한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는 디코더 [청구항 45] 제 44 항에 있어서,복수의 프로세서를 포함하고,(c) 상기 프로세서와 상기 판독/기록 메모리 사이에서 상기 메시지 및 상기 코드워드 비트의 추정값을 상기 패리티 체크 행렬에 따라 라우팅하는 라우팅 층을 더 포함하는 것을 특징으로 하는 k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는디코더. [청구항 46] 제 44 항에 있어서,상기 코드워드 비트의 추정값은 소프트 추정값이고, 상기 판독/기록 메모리는, n+e보다 적은 (i) 상기 메시지, 및 (ii) 상기 코드워드 비트의 소프트 추정값의 결합된 총 개수를 저장하기 위해, 상기 알고리즘에 대하여, 충분한 저장 용량을 가진 것을 특징으로 하는 k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는디코더. [청구항 47] 메모리 컨트롤러로서, (a) k개의 정보 비트를 n(003e#k)개의 코드워드 비트의 코드워드로 인코딩하는 인코더; 및 (b) 디코더;를 포함하고, 상기 디코더는 (i) 판독/기록 메모리; 및 (ii) n개의 비트 백터 엘리먼트를 가진 비트 백터와 n-k개의 체크 백터 엘리먼트를 가진 체크 백터를 연결하고, 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트를 연결하는 e개의 논-제로 행렬 엘리먼트를 가진 패리티 체크 행렬을 사용하여, 서로 연결되어 있는 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트 사이에서 메시지를 교환하는 알고리즘을 실행함으로써 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지의 교환 중 임의의 시간에 상기 판독/기록 메모리 내에 e보다 적은 개수의 메시지를 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 메모리로부터 코드워드를 추출한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 메모리 컨트롤러 [청구항 48] 제 47 항에 있어서,메모리에 상기 코드워드의 적어도 일부분을 저장하고, 상기 메인 메모리로부터 상기 코드워드의 적어도 일부분의 표현을 추출하는회로더포함하는것을특징으로 하는메모리 컨트롤러. [청구항 49] 메모리 디바이스로서, (a) 제 48 항의 상기 메모리 컨트롤러; 및 (b) 메인 메모리 를 포함하는 것을 특징으로 하는 메모리 디바이스 [청구항 50] 수신기로서, (a) 통신 채널로부터 수신된 메시지를 복조하고, 그로인해 k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드의 표현을 제공하는 복조기; 및 (b) 디코더;를 포함하고, 상기 디코더는 (i) 판독/기록 메모리; 및 (ii) n개의 비트 백터 엘리먼트를 가진 비트 백터와 n-k개의 체크 백터 엘리먼트를 가진 체크 백터를 연결하고, 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트를 연결하는 e개의 논-제로 행렬 엘리먼트를 가진 패리티 체크 행렬을 사용하여, 서로 연결된 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트 사이에서 메시지를 교환하는 알고리즘에 의해 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지의 교환 중 임의의 시간에 상기 판독/기록 메모리 내에 e보다 적은 개수의 메시지를 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 변조된 코드워드를 복조한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 수신기 [청구항 51] 메시지를 송신하고 수신하는 통신 시스템으로서, (a) 송신기로서, (i) 상기 메시지의 k개의 정보 비트를 n(003e#k)개의 코드워드 비트의 코드워드로 인코딩하는 인코더; 및 (ii) 통신 채널을 통해 상기 코드워드를 변조 신호로서 송신하는 변조기를 포함하는 송신기; 및 (b) 수신기로서, (i) 상기 통신 채널로부터 상기 변조 신호를 수신하고, 상기 변조 신호를 복조하고, 그로 인해 상기 코드워드의 표현을 제공하는 복조기; 및 (ii) 디코더;를 포함하고, 상기 디코더는 (a) 판독/기록 메모리; 및 (b) n개의 비트 백터 엘리먼트를 가진 비트 백터와 n-k개의 체크 백터 엘리먼트를 가진 체크 백터를 연결하고, 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트를 연결하는 e개의 논-제로 행렬 엘리먼트를 가진 패리티 체크 행렬을 사용하여, 서로 연결된 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트 사이에서 메시지를 교환하는 알고리즘을 실행함으로써 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지의 교환 중 임의의 시간에 상기 판독/기록 메모리 내에 e보다 적은 개수의 메시지를 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 변조된 코드워드를 복조한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 메시지를 송신하고 수신하는 통신 시스템 [청구항 56] k개의 정보 비트를 n(003e#k)개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는 디코더로서, (a) 판독/기록 메모리; 및 (b) n 개의 비트 백터 엘리먼트를 가진 비트 백터와 n-k개의 체크 백터 엘리먼트를 가진 체크 백터를 연결하고, 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트를 연결하는 복수의 논-제로 행렬 엘리먼트를 가지고, 그로인해 각각의 비트 백터 엘리먼트가 상기 체크 백터 엘리먼트의 적어도 일부분에 연결되어 있는 패리티 체크 행렬을 사용하여, 서로 연결되어 있는 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트 사이에서 메시지를 교환하는 알고리즘을 실행하는 단계에 의해 상기 코드워드 비트의 소프트 추정값을 갱신함으로써 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지의 상기 교환 중 임의의 시간에 상기 판독/기록 메모리에 n보다 적은 개수의 코드워드 비트의 소프트 추정값을 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 메모리로부터 코드워드를 추출한 결과이거나 변조된 코드워드를 복조한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 k개의 정보 비트를 n개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는 디코더 [청구항 57] 제 56 항에 있어서,복수의 프로세서를 더 포함하고, (c) 그래프에 따라 상기 프로세서와 상기 판독/기록 메모리 사이에서 상기 메시지 및 상기 코드워드의 소프트 추정값을 라우팅하는 라우팅 층을 더 포함하는 것을 특징으로 하는 k개의 정보 비트를 n개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는디코더. [청구항 58] 제 56 항에 있어서,상기 패리티 체크 행렬은 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트를 연결하는 e개의 논-제로 행렬 엘리먼트를 포함하고, 상기 비트 백터 엘리먼트 사이에서 메시지가 교환되고, 상기 판독/기록 메모리는 n+e보다 적은 (i) 상기 메시지; 및 (ii) 상기 코드워드 비트의 소프트 추정값의 결합된 총 개수를 저장하기 위해, 상기 알고리즘에 대하여 충분한 저장 용량을 가지는 것을 특징으로 하는 k개의 정보 비트를 n개의 코드워드 비트로 인코딩하는 코드워드의 표현을 디코딩하는디코더. [청구항 59] 메모리 컨트롤러로서, (a) k개의 정보 비트를 n(003e#k)개의 코드워드 비트의 코드워드로 인코딩하는 인코더; 및 (b) 디코더;를 포함하고, 상기 디코더는 (i) 판독/기록 메모리; 및 (ii) n 개의 비트 백터 엘리먼트를 가진 비트 백터와 n-k개의 체크 백터 엘리먼트를 가진 체크 백터를 연결하고, 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트를 연결하는 복수의 논-제로 행렬 엘리먼트를 가지고, 그로인해 각각의 비트 백터 엘리먼트가 상기 체크 백터 엘리먼트의 적어도 일부분에 연결되어 있는 패리티 체크 행렬을 사용하여, 서로 연결되어 있는 상기 비트 백터 엘리먼트와 상기 체크 백터 엘리먼트 사이에서 메시지를 교환하는 알고리즘을 실행하는 단계를 포함하는 단계에 의해 상기 코드워드의 소프트 추정값을 갱신함으로써 상기 코드워드의 표현을 디코딩함과 동시에, 상기 메시지의 상기 교환 중 임의의 시간에 상기 판독/기록 메모리에 n보다 적은 개수의 코드워드 비트의 소프트 추정값을 저장하는 적어도 하나의 프로세서 를 포함하고, 상기 코드워드의 표현은 메모리로부터 코드워드를 추출한 결과이고, 상기 그래프는 복수의 서브-그래프로 분할되고, 상기 복수의 서브-그래프의 각각의 서브-그래프 사이에는 상기 n-k개의 체크 노드 중의 둘 이상이 공통되는 것을 특징으로 하는 메모리 컨트롤러 [청구항 60] 제 59 항에 있어서,상기 코드워드의 적어도 일부분을 메인 메모리에 저장하고, 상기 메인 메모리로부터 상기 코드워드의 적어도 일부분의 표현을 추출하는회로더포함하는것을특징으로 하는메모리 컨트롤러. [청구항 61] 메모리 디바이스로서, (a) 청구항 제 60 항의 상기 메모리 컨트롤러; 및 (b) 메인 메모리 를 포함하는 것을 특징으로 하는 메모리 디바이스