가공 특허 1020100008220

출원번호: 1020100008220
분류: 전기(H섹션)

문맥 (context)

[청구항 10] 제 9 항에 있어서,상기hsvli를 복수의 고정-길이 어드레스들로 변환하는 동안, 상기 변환 메커니즘은:상기 hsvli의 복수의 프리픽스들을 생성하고, 각각의 프리픽스는 상기 가장 일반적인 레벨에서의 구성요소에서 시작된 하나 이상의 연속적인 구성요소들을 나타내고,상기 hsvli의 각 프리픽스를 적어도 하나의 고정-길이 어드레스로 변환하도록 구성되는, 계층적으로 구조화된 가변-길이 식별자들(hsvlis)을 갖는 패킷들전송하기 위한장치. [청구항 11] 제 10 항에 있어서,프리픽스를 변환하는 동안, 상기 변환 메커니즘은:상기 프리픽스 내의 구성요소들의 수를 상기 고정-길이 어드레스에서의 미리 결정된 수의 비트들로 나타내고;상기 프리픽스로부터 도출된 해시 값을 상기 고정-길이 어드레스의 남은 비트들로 나타내도록 구성되는, 계층적으로 구조화된 가변-길이 식별자들(hsvlis)을 갖는 패킷들전송하기 위한장치. [청구항 12] 제 10 항에 있어서,상기 최장-프리픽스-매치 룩업을 수행하는 동안, 상기 매칭 메커니즘은:최단 프리픽스에서 최장 프리픽스까지 이하의 동작들, 즉 완전-매치 룩업을 이용하여 각각의 프리픽스에 대응하는 상기 고정-길이 어드레스에 대한 전송 정보를 결정하는 동작; 및상기 완전-매치 룩업으로 결정된, 가장 많은 구성요소들을 갖는 상기 프리픽스와 관련된 전송 정보를 선택하는 동작을 반복적으로 수행하도록 구성되는, 계층적으로 구조화된 가변-길이 식별자들(hsvlis)을 갖는 패킷들전송하기 위한장치. [청구항 13] 제 12 항에 있어서,상기 완전-매치 룩업은 이하의 표시들, 즉매치가 발견되었는지의 표시;매치가 발견되었고, 추가의 구성요소들을 갖는 프리픽스를 위해 부가적인 매치가 이용가능한지의 표시;추가의 구성요소들을 갖는 프리픽스에 대한 부가적인 매치를 획득하는데 필요한 추가의 구성요소들의 수의 표시; 및상기 프리픽스에 대한 매치에 대응하는 문자 값으로서, 상기 문자 값은 상기 고정-길이 어드레스 내의 복수의 예비 비트들에 로딩되어, 후속 룩업들을 용이하게 하고 어드레스 충돌들의 기회를 감소시키는, 상기 문자 값의 표시 중 하나 이상을 포함하는 결과를 리턴시키는, 계층적으로 구조화된 가변-길이 식별자들(hsvlis)을 갖는 패킷들전송하기 위한장치. [청구항 14] 제 12 항에 있어서,상기 전송 정보는 적어도 하나의 출력 포트에서 나타나는, 계층적으로 구조화된 가변-길이 식별자들(hsvlis)을 갖는 패킷들전송하기 위한장치. [청구항 15] 제 9 항에 있어서,상기 완전-매치 룩업은 완전-매치 룩업 엔진에 의해 수행되고,상기 완전-매치 룩업 엔진은:해시 테이블;직접 룩업 어레이; 및2진 콘텐트-어드레스가능한 메모리(cam) 중 하나 이상을 포함하는, 계층적으로 구조화된 가변-길이 식별자들(hsvlis)을 갖는 패킷들전송하기 위한장치. [청구항 16] 제 9 항에 있어서,상기hsvli 내의 각각의 연속적인 구성요소들은:글로벌적으로 라우팅가능한 명칭;조직적 명칭;버전 식별자; 및다이제스트 중 하나 이상을 포함하는, 계층적으로 구조화된 가변-길이 식별자들(hsvlis)을 갖는 패킷들전송하기 위한장치. [청구항 18] 제 17 항에 있어서,상기hsvli를 복수의 고정-길이 어드레스들로 변환하는 단계는:상기 hsvli의 복수의 프리픽스들을 생성하는 단계로서, 각각의 프리픽스는 상기 가장 일반적인 레벨에서의 구성요소에서 시작된 하나 이상의 연속적인 구성요소들을 나타내는, 상기 hsvli의 복수의 프리픽스들 생성 단계; 및상기 hsvli의 각 프리픽스를 적어도 하나의 고정-길이 어드레스로 변환하는 단계를 포함하는, 비임시적 컴퓨터-판독가능한저장 장치. [청구항 19] 제 18 항에 있어서,프리픽스를 변환하는 단계는:상기 프리픽스 내의 구성요소들의 수를 상기 고정-길이 어드레스에서의 미리 결정된 수의 비트들로 나타내는 단계; 및상기 프리픽스로부터 도출된 해시 값을 상기 고정-길이 어드레스의 남은 비트들로 나타내는 단계를 포함하는, 비임시적 컴퓨터-판독가능한저장 장치. [청구항 20] 제 18 항에 있어서,최단 프리픽스에서 최장 프리픽스까지 이하의 동작들, 즉 완전-매치 룩업을 이용하여 각각의 프리픽스에 대응하는 상기 고정-길이 어드레스에 대한 전송 정보를 결정하는 동작; 및상기 완전-매치 룩업으로 결정된, 가장 많은 구성요소들을 갖는 상기 프리픽스와 관련된 전송 정보를 선택하는 동작을 반복적으로 수행하는 단계를 포함하는, 비임시적 컴퓨터-판독가능한저장 장치. [청구항 21] 제 20 항에 있어서,상기 완전-매치 룩업은 이하의 표시들, 즉매치가 발견되었는지의 표시;매치가 발견되었고, 추가의 구성요소들을 갖는 프리픽스를 위해 부가적인 매치가 이용가능한지의 표시;추가의 구성요소들을 갖는 프리픽스에 대한 부가적인 매치를 획득하는데 필요한 추가의 구성요소들의 수의 표시; 및상기 프리픽스에 대한 매치에 대응하는 문자 값으로서, 상기 문자 값은 상기 고정-길이 어드레스 내의 복수의 예비 비트들에 로딩되어, 후속 룩업들을 용이하게 하고 어드레스 충돌들의 기회를 감소시키는, 상기 문자 값의 표시 중 하나 이상을 포함하는 결과를 리턴시키는, 비임시적 컴퓨터-판독가능한저장 장치. [청구항 22] 제 20 항에 있어서,상기 전송 정보는 적어도 하나의 출력 포트에서 나타나는, 비임시적 컴퓨터-판독가능한저장 장치. [청구항 23] 제 17 항에 있어서,상기 완전-매치 룩업은 완전-매치 룩업 엔진에 의해 수행되고,상기 완전-매치 룩업 엔진은:해시 테이블;직접 룩업 어레이; 및2진 콘텐트-어드레스가능한 메모리(cam) 중 하나 이상을 포함하는, 비임시적 컴퓨터-판독가능한저장 장치. [청구항 24] 제 17 항에 있어서,상기 계층적hsvli 내의 각각의 연속적인 구성요소들은:글로벌적으로 라우팅가능한 명칭;조직적 명칭;버전 식별자; 및다이제스트 중 하나 이상을 포함하는, 비임시적 컴퓨터-판독가능한저장 장치.

지시문 (instruction)

주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.

질문 (question)

hsvli를 복수의 고정-길이 어드레스들로 변환하는 과정에서, 프리픽스 내의 구성요소 수와 프리픽스로부터 도출된 해시 값이 각각 고정-길이 어드레스의 어느 부분에 할당되는가?

추론 과정 (compact_reasoning)

1과제 해석task_interpretation

hsvli를 고정-길이 어드레스로 변환할 때, 프리픽스 내 구성요소 수와 해시 값이 각각 어드레스의 어느 부분에 할당되는지 파악해야 한다.
2정보 추출information_extraction

청구항 11 및 19에서 프리픽스 변환 시 구성요소 수와 해시 값의 할당 위치에 대한 정보를 추출한다.
- 상기 프리픽스 내의 구성요소들의 수를 상기 고정-길이 어드레스에서의 미리 결정된 수의 비트들로 나타내고;상기 프리픽스로부터 도출된 해시 값을 상기 고정-길이 어드레스의 남은 비트들로 나타내도록 구성되는
3근거 선택evidence_selection

구성요소 수의 할당 위치와 해시 값의 할당 위치를 명시한 구절을 선택한다.
- 상기 프리픽스 내의 구성요소들의 수를 상기 고정-길이 어드레스에서의 미리 결정된 수의 비트들로 나타내고;상기 프리픽스로부터 도출된 해시 값을 상기 고정-길이 어드레스의 남은 비트들로 나타내도록 구성되는
4논리 통합logical_integration

추출된 정보를 결합하여 구성요소 수는 '미리 결정된 수의 비트들'에, 해시 값은 '남은 비트들'에 할당됨을 도출한다.
5결론 도출conclusion_formulation

질문에 대한 직접적인 답변을 구성한다. 구성요소 수는 미리 결정된 수의 비트들에, 해시 값은 남은 비트들에 할당된다.
6답변 생성answer_generation

최종 답변을 작성한다.

최종 답변 (final_answer)

hsvli를 고정-길이 어드레스로 변환하는 과정에서, 프리픽스 내의 구성요소들의 수는 고정-길이 어드레스에서의 미리 결정된 수의 비트들로 나타내어 할당되며, 프리픽스로부터 도출된 해시 값은 고정-길이 어드레스의 남은 비트들로 나타내어 할당된다.

핵심 해석 (core_interpretation)

가변 길이 식별자(hsvli)를 고정 길이 어드레스로 변환할 때, 프리픽스의 구성요소 수와 해시 값을 어드레스의 특정 비트 영역(미리 결정된 비트 및 남은 비트)에 나누어 할당하는 메커니즘을 정의함.