문맥 (context)
[청구항 1]
제1접속패드와 제2접속패드가 상부면에 구비되는 기판
상기 기판상에 탑재되고 상기 제1접속패드와 제1도전성 와이어를 매개로 와이어본딩되는 제1본딩패드가 외부노출되도록 복수개의 제1반도체칩이 다단으로 적층되는 제1캐스캐이드 칩적층체
상기 제2접속패드와 제2도전성 와이어를 매개로 와이어본딩되는 제2본딩패드가 상기 제1본딩패드와 대응하는 영역으로 외부노출되도록 복수개의 제2반도체칩이 다단으로 적층되는 제2캐스캐이드 칩적층체; 및
상기 제1캐스캐이드 칩적층체와 제2캐스캐이드 칩적층체사이를 접합하는 접합부를 포함하는 적층형 반도체 패키지
[청구항 2]
제1항에 있어서,상기 접합부는 상기 제1캐스캐이드 칩적층체에 적층된 최상층 반도체칩의 제1본딩패드와 와이어본딩되는 제1도전성 와이어의 상단이 매입되는 fow(film over wire)특성을 갖는필름층구비됨을특징으로 하는적층형 반도체 패키지.
[청구항 3]
제1항에 있어서,상기 접합부는 상기 제1캐스캐이드 칩적층체에 적층된 최상층 반도체칩의 제1본딩패드를 외부노출시키면서 상기 제1캐스캐이드 칩적층체와 제2캐스캐이드 칩적층체사이에 접착층을 매개로 접착되는 일정두께의 스페이서구비됨을특징으로 하는적층형 반도체 패키지.
[청구항 4]
제3항에 있어서,상기 스페이서는 상기 제2캐스캐이드 칩적층체에 적층된 최하층 반도체칩의 제2본딩패드와 대응하는 영역까지 연장되고, 상기 제1도전성 와이어의 최상단 루프와는 이격되는연장부구비함을특징으로 하는적층형 반도체 패키지.
[청구항 5]
제1항에 있어서,상기 제1캐스캐이드 칩적층체에 적층된 반도체칩의 제1본딩패드와 상기 제2캐스캐이드 칩적층체의 하부면사이에 충진되어 제2캐스캐이드 칩적층체를 지지하면서 보강하는지지보강부구비함을특징으로 하는적층형 반도체 패키지.
[청구항 6]
제1항에 있어서,상기 기판은 상기 제1캐스캐이드 칩적층체와 제2캐스캐이드 칩적층체를 외부환경으로부터 보호하는몰딩부포함함을특징으로 하는적층형 반도체 패키지.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
스페이서를 포함하는 적층형 반도체 패키지에서, 스페이서의 연장부가 제2캐스캐이드 칩적층체의 어느 부분까지 연장되며, 제1도전성 와이어와는 어떠한 관계를 갖는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation스페이서의 연장부가 제2캐스캐이드 칩적층체의 어느 부분까지 도달하는지, 그리고 제1도전성 와이어와는 어떤 공간적 관계를 갖는지 파악해야 한다.
-
2정보 추출
information_extraction청구항 4에서 스페이서의 연장부가 제2캐스캐이드 칩적층체에 적층된 최하층 반도체칩의 제2본딩패드와 대응하는 영역까지 연장된다는 점과 제1도전성 와이어의 최상단 루프와 이격된다는 점을 추출한다.
- 상기 스페이서는 상기 제2캐스캐이드 칩적층체에 적층된 최하층 반도체칩의 제2본딩패드와 대응하는 영역까지 연장되고, 상기 제1도전성 와이어의 최상단 루프와는 이격되는연장부구비함
-
3근거 선택
evidence_selection질문에 직접적으로 대응하는 청구항 4의 구절을 선택한다.
- 상기 스페이서는 상기 제2캐스캐이드 칩적층체에 적층된 최하층 반도체칩의 제2본딩패드와 대응하는 영역까지 연장되고, 상기 제1도전성 와이어의 최상단 루프와는 이격되는연장부구비함
-
4논리 통합
logical_integration스페이서의 연장부는 제2캐스캐이드 칩적층체의 최하층 반도체칩의 제2본딩패드 영역까지 닿으며, 동시에 제1도전성 와이어의 최상단 루프와는 이격되어 있다.
-
5결론 도출
conclusion_formulation스페이서의 연장부는 제2캐스캐이드 칩적층체의 최하층 반도체칩의 제2본딩패드와 대응하는 영역까지 연장되며, 제1도전성 와이어의 최상단 루프와는 이격되는 관계를 가진다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 대한 최종 답변을 작성한다.
최종 답변 (final_answer)
스페이서의 연장부는 제2캐스캐이드 칩적층체에 적층된 최하층 반도체칩의 제2본딩패드와 대응하는 영역까지 연장되며, 제1도전성 와이어의 최상단 루프와는 이격되는 관계를 갖는다.
핵심 해석 (core_interpretation)
스페이서의 연장부를 통해 제2캐스캐이드 칩적층체의 최하층 패드 영역까지 범위를 확장하면서도, 제1도전성 와이어의 루프 부분과는 물리적 간격을 유지하도록 설계되었다.