반도체 소자 및 그 제조 방법 document_id 1020100061080

[청구항 2] 제1항에 있어서,상기 회로 패턴들은 트랜지스터 또는 다이오드포함하는반도체 소자. [청구항 3] 제1항에 있어서,상기 실리콘 관통 비아 콘택은 기판을 이루는 물질과의 열팽창 계수의 2배 이상의 열팽창 계수를 갖는 금속 물질포함하는반도체 소자. [청구항 4] 제2항에 있어서,상기 실리콘 관통 비아 콘택은 구리, 알루미늄, 금, 인듐, 니켈로 이루어지는 군에서 선택된 적어도 하나포함하는반도체 소자. [청구항 5] 제4항에 있어서,상기 실리콘 관통 비아 콘택은,상기 비아홀의 내벽을 따라 형성된 절연막 패턴 및 배리어 막 패턴; 및상기 비아홀을 채우고, 구리를 포함하는 도전 패턴포함하는반도체 소자. [청구항 6] 제4항에 있어서,상기 실리콘 관통 비아 콘택은,상기 비아홀의 내벽을 따라 형성된 절연막 패턴 및 배리어 막 패턴;상기 배리어 막 패턴 프로파일을 따라 형성되고, 구리를 포함하는 도전 패턴; 및상기 도전 패턴 상에서 비아홀을 채우는 매립 패턴포함하는반도체 소자. [청구항 7] 제1항에 있어서,상기 도전성 라인과 상기 실리콘 관통 비아 콘택이 접촉하는 부위의 면적은 상기 실리콘 관통 비아 콘택의 상부면 면적의 5 내지인반도체 소자. [청구항 8] 제1항에 있어서,상기 도전성 라인은 상기 실리콘 관통 비아 콘택의 상부면에서 평탄면 부위의 적어도 일부분과접촉하는반도체 소자. [청구항 9] 제1항에 있어서,상기 실리콘 관통 비아 콘택의 상부면 중심 부위는 주변에 비해 돌출된 형상갖는반도체 소자. [청구항 10] 제1항에 있어서,상기 실리콘 관통 비아 콘택 상부면의 중심부 상에는 금속간 절연막이구비되는반도체 소자. [청구항 11] 제1항에 있어서,상기 하나의 실리콘 관통 비아 콘택의 상부면에는복수개의도전성라인서로평행하게배치되는반도체 소자. [청구항 12] 제1항에 있어서,연장선 상에 복수개의 도전성 라인이 구비되고, 상기 동일한 연장선 상의 각 도전성 라인들은 상기 하나의 실리콘 관통 비아 콘택 상부면 가장자리와 접촉하고, 상기 상부면 중심부에서 서로 끊어진 형상갖는반도체 소자. [청구항 13] 제1항에 있어서,상기 하나의 실리콘 관통 비아 콘택의 상부면에는 복수개의 도전성 라인이 배치되고,상기 실리콘 관통 비아 콘택의 상부면 중심부를 벗어나 상부면 가장자리와 접하면서 서로 평행하게 연장되면서 배치되는 제1 도전성 라인들 및 상기 제1 도전성 라인들 사이에 배치되고 상기 실리콘 관통 비아 콘택 상부면 가장자리와 접촉하면서 상기 상부면 중심부에서 끊어진 형상을 갖는 제2 도전성 라인들포함되는반도체 소자. [청구항 14] 제1항에 있어서,상기 도전성 라인은 하나의 실리콘 관통 비아 콘택 상부면에서 중심부 이외의 가장자리 영역 전체를 덮는 형상갖는반도체 소자. [청구항 15] 제1항에 있어서,상기 실리콘 관통 비아 콘택의 직경은 1 내지 15㎛이고, 상기 실리콘 관통 비아 콘택의 높이는 10 내지인반도체 소자. [청구항 27] 제26항에 있어서,상기 실리콘 관통 비아 콘택은 상기 실리콘 관통 비아 콘택은 기판을 이루는 물질의 열팽창 계수의 1.5배 이상의 열팽창 계수를 갖는 금속 물질포함하는반도체 소자. [청구항 28] 제26항에 있어서,상기 도전성 라인은 실리콘 관통 비아 콘택의 상부 평탄면접촉하는반도체 소자.