가공데이터 · 특허 지식베이스

반도체 디바이스 및 그 제조 방법 document_id 1020100094284

출원번호
1020100094284
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제 1 항에 있어서,상기 제1반도체 다이와 상기 제2반도체 다이는 제1도전성 범프에 의해상호간전기적접속된것을특징으로 하는반도체 디바이스. [청구항 3] 제 1 항에 있어서,상기 도전성 필러와 상기 회로기판은 제2도전성 범프에 의해상호간전기적접속된것을특징으로 하는반도체 디바이스. [청구항 4] 제 1 항에 있어서,상기 제1반도체 다이와 상기 제2반도체 다이의 사이에는 제1언더필이더충진된것을특징으로 하는반도체 디바이스. [청구항 5] 제 1 항에 있어서,상기 제1반도체 다이의 하부와 상기 도전성 필러의 둘레는 제1인캡슐란트로인캡슐레이션된것을특징으로 하는반도체 디바이스. [청구항 6] 제 1 항에 있어서,상기 제2반도체 다이와 상기 회로기판의 사이에는 제2언더필이충진된것을특징으로 하는반도체 디바이스. [청구항 7] 제 1 항에 있어서,상기 회로기판 위의 상기 제1반도체다이 및 제2반도체 다이의 둘레는 제2인캡슐란트로인캡슐레이션된것을특징으로 하는반도체 디바이스. [청구항 8] 제 1 항에 있어서,상기 회로기판에는솔더볼부착된것을특징으로 하는반도체 디바이스. [청구항 9] 제 1 항에 있어서,상기 제2반도체 다이와 상기 회로기판의 사이에는실리콘 인터포저위치된것을특징으로 하는반도체 디바이스. [청구항 10] 제9항에 있어서,상기 실리콘 인터포저는실리콘 몸체;상기 실리콘 몸체에 형성된 다수의 관통전극;상기 관통전극에 전기적으로 연결되고, 상기 실리콘 몸체의 상면과 하면에 형성된 다수의 회로 패턴을 포함하고,상기 상면에 형성된 회로패턴에는 상기 도전성 필러에 전기적으로 접속된 중간 도전성 범프가 연결되고,상기 하면에 형성된 회로패턴에는 상기 제2도전성 범프가전기적접속된것을특징으로 하는반도체 디바이스. [청구항 19] 제 18 항에 있어서,상기 제1반도체 다이와 상기 제2반도체 다이는 도전성 범프에 의해상호간전기적접속된것을특징으로 하는반도체 디바이스. [청구항 20] 제 18 항에 있어서,상기 제1반도체다이 또는 상기 제2반도체 다이중 적어도 어느 하나의 둘레는 인캡슐란트로인캡슐레이션된것을특징으로 하는반도체 디바이스. [청구항 21] 제 18 항에 있어서,상기 솔더볼nan은상기제2반도체다이의둘레내측형성된것을특징으로 하는반도체 디바이스. [청구항 22] 제 20 항에 있어서,상기 솔더볼은 상기 제2반도체 다이의 둘레 내측과 상기 인캡슐란트형성된것을특징으로 하는반도체 디바이스. [청구항 23] 제 18 항에 있어서,상기 제1반도체 다이의 크기가 상기 제2반도체 다이의 크기보다 큰 것특징으로 하는반도체 디바이스. [청구항 24] 제 18 항에 있어서,상기 제2반도체 다이의 크기가 상기 제1반도체 다이의 크기보다 큰 것특징으로 하는반도체 디바이스.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
실리콘 인터포저가 포함된 반도체 디바이스에서, 실리콘 인터포저의 상면과 하면에 형성된 회로 패턴은 각각 무엇과 전기적으로 접속되는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    실리콘 인터포저의 상면 및 하면에 형성된 회로 패턴이 각각 무엇과 전기적으로 접속되는지 파악해야 한다.

  2. 2정보 추출information_extraction

    청구항 10에서 실리콘 인터포저의 상면과 하면에 형성된 회로 패턴에 대한 접속 정보를 추출한다.

    • 상면에 형성된 회로패턴에는 상기 도전성 필러에 전기적으로 접속된 중간 도전성 범프가 연결되고,상기 하면에 형성된 회로패턴에는 상기 제2도전성 범프가전기적접속된
  3. 3근거 선택evidence_selection

    상면 회로 패턴은 '중간 도전성 범프'와, 하면 회로 패턴은 '제2도전성 범프'와 접속된다는 구절을 선택한다.

    • 상면에 형성된 회로패턴에는 상기 도전성 필러에 전기적으로 접속된 중간 도전성 범프가 연결되고,상기 하면에 형성된 회로패턴에는 상기 제2도전성 범프가전기적접속된
  4. 4논리 통합logical_integration

    상면 회로 패턴은 중간 도전성 범프를 통해 도전성 필러와 연결되며, 하면 회로 패턴은 제2도전성 범프와 직접 접속됨을 확인한다.

  5. 5결론 도출conclusion_formulation

    상면 회로 패턴은 중간 도전성 범프와, 하면 회로 패턴은 제2도전성 범프와 각각 전기적으로 접속된다.

  6. 6답변 생성answer_generation

    질문에 대한 직접적인 답변을 추출 형식으로 작성한다.

최종 답변 (final_answer)
상면 회로 패턴은 중간 도전성 범프와, 하면 회로 패턴은 제2도전성 범프와 각각 전기적으로 접속된다.
핵심 해석 (core_interpretation)
실리콘 인터포저의 상면과 하면에 형성된 회로 패턴이 각각 중간 도전성 범프 및 제2도전성 범프를 통해 상부 구성요소 및 하부 구성요소와 전기적으로 연결되는 구조를 나타낸다.