가공데이터 · 특허 지식베이스

디지털 전치 왜곡 전력 증폭 장치 및 그 장치에서의 디지털 방식의 동기 조절 방법 document_id 1020100131578

출원번호
1020100131578
분류
전기(H섹션)
문맥 (context)
[청구항 1] 안테나를 통해 무선 전송할 입력 신호를 증폭하여 출력하는 전력 증폭기와, 상기 입력 신호의 크기에 따라 바이어스 신호의 전압을 가변시켜 출력하는 바이어스 가변기와, 상기 전력 증폭기로의 입력 신호가 피드백되는 디지털 전치 왜곡 경로 지연 시간을 획득하고, 상기 디지털 전치 왜곡 경로 지연 시간만큼 상기 전력 증폭기의 입력 신호를 지연되도록 설정하며, 상기 바이어스 신호를 지연된 입력 신호와 동기가 일치할 때까지 소정 횟수만큼 지연시켜 상기 바이어스 신호와 상기 지연된 입력 신호의 동기를 획득한 후, 상기 전력 증폭기로부터 출력된 피드백 신호에 따라 상기 입력 신호를 전치 왜곡하는 디지털 전치 왜곡기를 포함함을 특징으로 하는 디지털 전치 왜곡 전력 증폭 장치 [청구항 2] 제 1항에 있어서,상기 전력 증폭기로부터 출력된 피드백 신호를 디지털 신호로 변환하여 상기 디지털 전치 왜곡기에 출력하는 아날로그 디지털 변환기와, 상기 디지털 전치 왜곡기로부터 출력된 디지털 입력 신호를 아날로그 신호로 변환하여 상기 전력 증폭기로 출력하는디지털 아날로그변환기더포함함을특징으로 하는디지털 전치 왜곡 전력 증폭 장치. [청구항 3] 제 1항에 있어서,상기 바이어스 가변기는상기 디지털 전치 왜곡기로부터 출력되는 입력 신호의 크기 변화에 상응하는 신호를 생성하여 출력하는 포락선 발생기와,상기 포락선 발생기로부터 출력된 신호를 아날로그 신호로 변환하여 출력하는 디지털 아날로그 변환기와, 상기 디지털 아날로그 변환기로부터 출력된 신호에 따라 전압 크기가 가변되는 바이어스 신호를 상기 전력 증폭기에 출력하는바이어스 모듈레이터포함함을특징으로 하는디지털 전치 왜곡 전력 증폭 장치. [청구항 4] 제 1항에 있어서,상기 디지털 전치 왜곡기는상기 피드백 신호의 왜곡 정보를 추출하는 왜곡 정보 추출부와, 상기 왜곡 정보 추출부에서 추출된 왜곡 정보로 입력 신호를 전치 왜곡하는 보정부를포함함을특징으로 하는디지털 전치 왜곡 전력 증폭 장치. [청구항 5] 제 4항에 있어서,상기 왜곡 정보 추출부는 상기 입력 신호와 상기 피드백 신호를 비교하여왜곡정보추출함을특징으로 하는디지털 전치 왜곡 전력 증폭 장치. [청구항 6] 제 4항에 있어서,상기 왜곡 정보 추출부는 상기 보정부로부터 출력된 디지털 전치 왜곡 출력 신호와 상기 피드백 신호를 비교하여왜곡정보추출함을특징으로 하는디지털 전치 왜곡 전력 증폭 장치. [청구항 7] 제 4항에 있어서,상기 왜곡 정보 추출부는상기 입력 신호와 상기 피드백 신호를 비교하여 왜곡 정보를 추출하고, 상기 추출된 왜곡 정보를 상기 보정부에 입력하는 왜곡 정보 획득부와,상기 입력 신호와 왜곡 신호의 출력 신호의 동기 제어 신호를 출력하는동기제어부포함함을특징으로 하는디지털 전치 왜곡 전력 증폭 장치. [청구항 8] 제 7항에 있어서,상기 디지털 전치 왜곡 장치는상기 바이어스 가변기에 입력되는 신호를 일정 시간 지연시킨 후 출력하는 포락선 버퍼와, 상기 입력 신호를 일정 시간 지연시킨 후 출력하는신호 버퍼더포함함을특징으로 하는디지털 전치 왜곡 전력 증폭 장치. [청구항 10] 제 8항에 있어서,상기 동기 제어부는 상기 디지털 전치 왜곡 경로 지연 시간을 획득하기 이전에 고정된 최대 바이어스 전압을 전력 증폭기에 출력하도록 상기 바이어스 가변기를 설정하고,상기신호 버퍼의지연시간및포락선버퍼의지연시간을초기화함을특징으로 하는디지털 전치 왜곡 전력 증폭 장치. [청구항 11] 제 8항에 있어서,상기 동기 제어부는포락선 버퍼의 지연 시간이 신호 버퍼의 지연 시간과 디지털 전치 왜곡 경로 지연 시간의 합 이상일 경우,상기신호 버퍼의지연시간증가시킴을특징으로 하는디지털 전치 왜곡 전력 증폭 장치. [청구항 12] 제 7항에 있어서,상기 왜곡 정보 획득부는상기 동기 제어부로부터 입력 신호와 바이어스 신호의 동기 획득 여부 신호 입력에 따라, 수신되는 전력 증폭기의 피드백 신호와 입력 신호를 비교하여왜곡정보추출함을특징으로 하는디지털 전치 왜곡 전력 증폭 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
디지털 전치 왜곡 전력 증폭 장치에서 동기 제어부가 포락선 버퍼의 지연 시간이 신호 버퍼의 지연 시간 및 디지털 전치 왜곡 경로 지연 시간의 합보다 크거나 같을 때 수행하는 동작은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    질문은 특정 조건(포락선 버퍼 지연 시간이 신호 버퍼 지연 시간과 디지털 전치 왜곡 경로 지연 시간의 합보다 크거나 같을 때)에서 동기 제어부가 수행하는 동작을 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 11에서 포락선 버퍼의 지연 시간과 신호 버퍼의 지연 시간 및 디지털 전치 왜곡 경로 지연 시간의 합 사이의 관계를 다루는 문구를 추출한다.

    • 포락선 버퍼의 지연 시간이 신호 버퍼의 지연 시간과 디지털 전치 왜곡 경로 지연 시간의 합 이상일 경우
  3. 3근거 선택evidence_selection

    질문의 조건과 일치하는 청구항 11의 구절을 선택한다.

    • 포락선 버퍼의 지연 시간이 신호 버퍼의 지연 시간과 디지털 전치 왜곡 경로 지연 시간의 합 이상일 경우,상기신호 버퍼의지연시간증가시킴
  4. 4논리 통합logical_integration

    조건이 '이상'일 때 수행되는 동작이 '신호 버퍼의 지연시간 증가'임을 확인하여 질문의 '크거나 같을 때'와 논리적으로 연결한다.

    • 포락선 버퍼의 지연 시간이 신호 버퍼의 지연 시간과 디지털 전치 왜곡 경로 지연 시간의 합 이상일 경우,상기신호 버퍼의지연시간증가시킴
  5. 5결론 도출conclusion_formulation

    동기 제어부가 수행하는 동작은 신호 버퍼의 지연시간을 증가시키는 것이다.

    • 상기신호 버퍼의지연시간증가시킴
  6. 6답변 생성answer_generation

    추출된 동작을 바탕으로 최종 답변을 작성한다.

    • 상기신호 버퍼의지연시간증가시킴
최종 답변 (final_answer)
상기 신호 버퍼의 지연시간 증가시킴
핵심 해석 (core_interpretation)
디지털 전치 왜곡 장치에서 각 버퍼 간의 지연 시간 불균형을 해소하기 위해, 포락선 버퍼의 지연이 과도할 경우 신호 버퍼의 지연을 조절하여 동기를 맞추는 기술이다.