문맥 (context)
[청구항 2]
청구항 1에 있어서,상기 트렌치fet의 트렌치 게이트의 상부 표면은 상기 트렌치 가드 쇼트키 다이오드의 트렌치 게이트의 상부 표면위에 있는,반도체 소자 회로 단.
[청구항 3]
청구항 1에 있어서,상기 트렌치fet의 소스는 금속 층을 통해 상기 트렌치 가드 쇼트키 다이오드의 게이트에 전기적연결되는,반도체 소자 회로 단.
[청구항 4]
청구항 3에 있어서,상기 트렌치 가드 쇼트키 다이오드의 게이트의 상부 표면; 및상부 표면을 가진 도핑된 바디 영역을 더 포함하며,상기 트렌치 가드 쇼트키 다이오드의 게이트의 상부 표면은 상기 바디 영역의 상부 표면밑에 있는,반도체 소자 회로 단.
[청구항 5]
청구항 1에 있어서,상기 횡형fet의 소스를 반도체 기판에 전기적으로 연결하는 트렌치 컨덕터더 포함하는,반도체 소자 회로 단.
[청구항 6]
청구항 1에 있어서,상기 반도체 다이의 비-회로 측 위의 금속 층을 더 포함하며, 상기 반도체 소자 회로 단은 상기 금속 층에 전기적연결되는,반도체 소자 회로 단.
[청구항 7]
청구항 1에 있어서,상기 트렌치 가드 쇼트키 다이오드의 순방향 전압 강하는 임의의주어진전류에서 상기 트렌치 fet의 순방향 전압 강하보다 약 300mv 더 낮은, 반도체 소자 회로 단.
[청구항 17]
전원;
제 1 전력 버스를 사용하여 상기 전원에 전기적으로 연결되는 제 1 전압 컨버터 및 상기 제 1 전력 버스를 사용하여 상기 전원에 전기적으로 연결되는 제 2 전압 컨버터 - 상기 제 1 전압 컨버터 및 상기 제 2 전압 컨버터 중 적어도 하나는 제 1 반도체 다이 및 제 2 반도체 다이를 포함하는데, 상기 제 1 반도체 다이는,
횡형 전계 효과 트랜지스터(fet) 및 상기 횡형 전계 효과 트랜지스터에 대한 소스 영역을 포함하는 하이-사이드 트랜지스터
트렌치 fet, 상기 횡형 fet의 상기 소스 영역과 전기적으로 연결된 상기 트렌치 fet의 드레인 영역 및 상기 트렌치 fet에 대한 소스 영역을 포함하는 로우-사이드 트랜지스터
상기 반도체 다이 내에 통합된 트렌치 가드 쇼트키 다이오드 - 상기 트렌치 가드 쇼트키 다이오드의 애노드는 상기 트렌치 fet의 상기 소스 영역과 전기적으로 연결되고, 상기 트렌치 가드 쇼트키 다이오드의 캐소드는 상기 트렌치 fet의 상기 드레인 영역 및 상기 횡형 fet의 소스 영역과 전기적으로 연결됨 -; 및
상기 반도체 다이의 비-회로 측에 제공되는 출력 - 상기 트렌치 가드 쇼트키 다이오드는 상기 트렌치 fet의 셀 내에 통합됨 - 을 포함하고, 상기 제 2 반도체 다이는,
상기 제 1 반도체 다이를 제어하기 위해 사용되는 제어기/전압 조정기; 및
상기 제 1 반도체 다이 및 상기 제 2 반도체 다이 사이에 데이터를 통과시키기 위해 사용되는 제 1 데이터 버스를 포함함 -
제 2 전력 버스를 사용하여 상기 제 1 전압 컨버터에 전기적으로 연결되는 적어도 하나의 디지털 회로 다이
제 3 전력 버스를 사용하여 상기 제 2 전압 컨버터에 전기적으로 연결되는 적어도 하나의 메모리 소자; 및
상기 프로세서 및 상기 적어도 하나의 메모리 소자 사이에 데이터를 통과시키기 위해 사용되는 제 2 데이터 버스를 포함하는, 전자 시스템
[청구항 18]
청구항 17에 있어서,상기 트렌치fet의 트렌치 게이트의 상부 표면은 상기 트렌치 가드 쇼트키 다이오드의 트렌치 게이트의 상부 표면위에 있는,전자 시스템.
[청구항 19]
청구항 17에 있어서,금속 층을 통해 상기 트렌치 가드 쇼트키 다이오드의 게이트에 전기적으로 연결되는 상기 트렌치 fet의 소스더 포함하는,전자 시스템.
[청구항 20]
청구항 19에 있어서,상기 트렌치 가드 쇼트키 다이오드의 게이트의 상부 표면; 및상부 표면을 가지는 도핑된 바디 영역을 더 포함하며,상기 트렌치 가드 쇼트키 다이오드의 게이트의 상부 표면은 상기 바디 영역의 상부 표면밑에 있는,전자 시스템.
[청구항 21]
청구항 17에 있어서,상기 횡형fet의 소스를 반도체 기판에 전기적으로 연결하는 트렌치 컨덕터더 포함하는,전자 시스템.
[청구항 22]
청구항 17에 있어서,상기 반도체 다이의 비-회로 측 위의 금속 층을 더 포함하며, 상기 반도체 소자 회로 단의 출력은 상기 금속 층에 전기적연결되는,전자 시스템.
[청구항 23]
청구항 17에 있어서,상기 디지털 회로 다이는프로세서인,전자 시스템.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
전자 시스템에서 트렌치 가드 쇼트키 다이오드의 애노드와 캐소드는 각각 어떤 영역과 전기적으로 연결되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation전자 시스템 내 트렌치 가드 쇼트키 다이오드의 애노드와 캐소드가 각각 어떤 영역과 전기적으로 연결되는지 추출해야 한다.
-
2정보 추출
information_extraction청구항 17에서 트렌치 가드 쇼트키 다이오드의 애노드와 캐소드에 대한 연결 정보를 확인한다.
- 상기 트렌치 가드 쇼트키 다이오드의 애노드는 상기 트렌치 fet의 상기 소스 영역과 전기적으로 연결되고, 상기 트렌치 가드 쇼트키 다이오드의 캐소드는 상기 트렌치 fet의 상기 드레인 영역 및 상기 횡형 fet의 소스 영역과 전기적으로 연결됨
-
3근거 선택
evidence_selection애노드와 캐소드의 연결 대상이 명시된 구절을 선택한다.
- 상기 트렌치 가드 쇼트키 다이오드의 애노드는 상기 트렌치 fet의 상기 소스 영역과 전기적으로 연결되고, 상기 트렌치 가드 쇼트키 다이오드의 캐소드는 상기 트렌치 fet의 상기 드레인 영역 및 상기 횡형 fet의 소스 영역과 전기적으로 연결됨
-
4논리 통합
logical_integration애노드는 트렌치 fet의 소스 영역에, 캐소드는 트렌치 fet의 드레인 영역 및 횡형 fet의 소스 영역에 연결됨을 통합한다.
- 상기 트렌치 가드 쇼트키 다이오드의 애노드는 상기 트렌치 fet의 상기 소스 영역과 전기적으로 연결되고, 상기 트렌치 가드 쇼트키 다이오드의 캐소드는 상기 트렌치 fet의 상기 드레인 영역 및 상기 횡형 fet의 소스 영역과 전기적으로 연결됨
-
5결론 도출
conclusion_formulation질문에 대한 직접적인 답변을 구성한다.
- 상기 트렌치 가드 쇼트키 다이오드의 애노드는 상기 트렌치 fet의 상기 소스 영역과 전기적으로 연결되고, 상기 트렌치 가드 쇼트키 다이오드의 캐소드는 상기 트렌치 fet의 상기 드레인 영역 및 상기 횡형 fet의 소스 영역과 전기적으로 연결됨
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
- 상기 트렌치 가드 쇼트키 다이오드의 애노드는 상기 트렌치 fet의 상기 소스 영역과 전기적으로 연결되고, 상기 트렌치 가드 쇼트키 다이오드의 캐소드는 상기 트렌치 fet의 상기 드레인 영역 및 상기 횡형 fet의 소스 영역과 전기적으로 연결됨
최종 답변 (final_answer)
트렌치 가드 쇼트키 다이오드의 애노드는 트렌치 fet의 소스 영역과 전기적으로 연결되고, 캐소드는 트렌치 fet의 드레인 영역 및 횡형 fet의 소스 영역과 전기적으로 연결된다.
핵심 해석 (core_interpretation)
본 발명은 트렌치 가드 쇼트키 다이오드를 트렌치 fet의 셀 내에 통합하여, 애노드는 트렌치 fet의 소스 영역에, 캐소드는 트렌치 fet의 드레인 영역 및 횡형 fet의 소스 영역에 연결함으로써 전자 시스템 내의 효율적인 전력 구성을 제공한다.