전기 활성 디바이스를 제조하는 방법 document_id 1020107007105

[청구항 1] a) 표면을 가진 기판 b) 기판 표면상에 매끄럽고, 돔-모양 단면을 가진 제 1 전기 활성층; 및 c) 제 1 전기 활성층 위에 제 2 전기 활성층을 포함하는 전기 활성 디바이스 [청구항 2] 제 1 항에 있어서,제 1 전기 활성층은 반도체 층포함하는전기 활성 디바이스. [청구항 3] 제 2 항에 있어서,반도체 층은 수소첨가된 실리콘 및/또는 게르마늄포함하는전기 활성 디바이스. [청구항 4] 제 1 항에 있어서,제 1 전기 활성층은 금속 층포함하는전기 활성 디바이스. [청구항 5] 제 1 항에 있어서,제 1 전기 활성층 위에 유전체 층더 포함하는전기 활성 디바이스. [청구항 6] 제 5 항에 있어서,유전체 층은 실질적으로 균일한 두께를 가진 열적으로 성장된 산화물포함하는전기 활성 디바이스. [청구항 7] 제 1 항에 있어서,제 2 전기 활성층은 매끄러운 및/또는 돔-모양 단면가진전기 활성 디바이스. [청구항 8] 제 7 항에 있어서,제 2 전기 활성층은 제 2 반도체 층포함하는전기 활성 디바이스. [청구항 9] 제 8 항에 있어서,제 2 반도체 층은 수소첨가된 실리콘 및/또는 게르마늄포함하는전기 활성 디바이스. [청구항 10] 제 1 항에 있어서,제 2 전기 활성층은 금속-함유층포함하는전기 활성 디바이스. [청구항 11] 제 10 항에 있어서,및 제 2 전기 활성층 중 적어도 하나는 (i) 실리콘 및 (ii) 그 위에 금속 규화물포함하는전기 활성 디바이스. [청구항 12] 제 1 항에 있어서,디바이스는 트랜지스터이고, 제 1 전기 활성층은 채널 영역을 포함하는 반도체층인전기 활성 디바이스. [청구항 13] 제 1 항에 있어서,디바이스는 커패시터이고, 제 1 전기 활성층은 제 1 금속 층을 포함하고 커패시터는 (i) 제 1 전기 활성층 및 (ii) 제 2 전기 활성층 또는 기판이 도전성 표면 재료를 갖는 경우, 기판 사이에 유전체 층더 포함하는전기 활성 디바이스. [청구항 14] 제 13 항에 있어서,제 2 전기 활성층은 반도체 층 및/또는 제 2 금속 층포함하는전기 활성 디바이스. [청구항 15] 제 13 항에 있어서,유전체 층은 실질적으로 균일한 두께를 가진 열 산화물을 포함하고 제 1 및 제 2 전기 활성층사이에 있는전기 활성 디바이스. [청구항 16] 제 1 항에 있어서,디바이스는 다이오드이고 제 1 전기 활성층은 제 1 반도체 층을 포함하고 제 2 전기 활성층은 금속 층 또는 제 1 반도체 층과 다른 특성들을 가진 제 2 반도체 층포함하는전기 활성 디바이스. [청구항 17] 제 16 항에 있어서,제 1 반도체 층은 수소첨가된 실리콘 및/또는 게르마늄포함하는전기 활성 디바이스. [청구항 18] 제 16 항에 있어서,제 2 전기 활성층은 금속 층을 포함하고 금속 층은 zr, hf, v, nb, ta, cr, mo, w, mn, re, fe, ru, os, co, rh, ir, ni, pd, pt, cu, ag, au, zn, cd 또는 이의 조합으로 이루어진 그룹선택되는전기 활성 디바이스. [청구항 19] 제 16 항에 있어서,제 2 전기 활성층은 제 1 전기 활성층과 직접 물리적접촉되어 있는전기 활성 디바이스. [청구항 20] 제 1 항에 있어서,디바이스는 플로팅 게이트 메모리 셀이고, 제 1 전기 활성층은 채널 영역 및 채녈 영역에 인접한 소스 및 드레인 터미널을 포함하는 제 1 반도체 층이고, 제 2 전기 활성층은 제 2 반도체 층을 포함하고 디바이스는 제 1 전기 활성층과 제 2 전기 활성층 사이에 터널 유전체 층더 포함하는전기 활성 디바이스.