문맥 (context)
[청구항 1]
제 1 전류 경로에서 흐르는 2500 a 를 초과하는 dc 전류를 차단하고 상기 dc 전류를 다른 제 2 전류 경로로 트랜스퍼 (transfer) 하도록 구성된 전류 차단 디바이스로서,
상기 제 1 전류 경로에 배열된 적어도 하나의 인터럽터로서, 상기 인터럽터를 통해 흐르는 전류를 차단하기 위해 상기 인터럽터의 폐쇄 (closing) 위치로부터 개방 (opening) 위치로 서로에 대해 이동 가능한 콘택들 (9, 10) 을 갖는, 상기 적어도 하나의 인터럽터 (1),
상기 인터럽터와 병렬로 접속되고, 직렬로 접속된 캐패시터 (3) 및 인덕턴스 (4) 를 포함하며, 상기 콘택들이 분리될 때 상기 인터럽터를 통해 흐르는 전류의 제로-크로싱을 생성하여 상기 인터럽터를 통해 흐르는 전류를 차단할 수 있도록 상기 dc 전류 상에 중첩되는 발진 전류를 생성하도록 구성된 공진 회로 (2), 및
상기 공진 회로 (2) 와 병렬로 접속되고, 상기 콘택들의 분리시 상기 인터럽터 (1) 에 걸리는 전압이 소정 값에 도달할 때 통전하기 시작하고 상기 제 1 전류 경로의 상기 인터럽터에 걸리는 상기 전압의 존재의 결과로서 상기 dc 전류가 상기 제 1 전류 경로에 접속된 상기 다른 제 2 전류 경로로 방향을 바꿀 때까지 통전하도록 구성된 서지 어레스터 (surge arrester; 7) 를 포함하고,
상기 공진 회로의 μh 단위의 인덕턴스에 대한 μf 단위의 캐패시턴스의 비 (ratio) 가 ≥ 1 인 것을 특징으로 하는 전류 차단 디바이스
[청구항 2]
제 1 항에 있어서,상기 비는 ≥ 2 인 것특징으로 하는전류 차단 디바이스.
[청구항 3]
제 1 항 또는 제 2 항에 있어서,상기 비는 ≤ 8 인 것특징으로 하는전류 차단 디바이스.
[청구항 4]
제 1 항 또는 제 2 항에 있어서,상기 비는3과6사이인것을특징으로 하는전류 차단 디바이스.
[청구항 5]
제 1 항 또는 제 2 항에 있어서,상기 공진 회로(2) 의 인덕턴스 (4) 는 상기 캐패시터를 상기 인터럽터와 병렬로 접속시키는데 이용된 도체 (11) 의 자기 인덕턴스 (self inductance) 에 의해서형성되는것을특징으로 하는전류 차단 디바이스.
[청구항 6]
제 1 항 또는 제 2 항에 있어서,상기 공진 회로의 인덕턴스(4) 는 5 μh 와 35 μh 사이 또는 15 μh 와사이인것을특징으로 하는전류 차단 디바이스.
[청구항 7]
제 1 항 또는 제 2 항에 있어서,상기 공진 회로의 캐패시턴스 (3) 는 40μf 과 80 μf 사이 또는 50 μf과사이인것을특징으로 하는전류 차단 디바이스.
[청구항 8]
제 1 항 또는 제 2 항에 있어서,상기 공진 회로의 인덕턴스(4) 는 15 μh 와 25 μh 사이이고, 상기 비는 2.5와5사이인것을특징으로 하는전류 차단 디바이스.
[청구항 9]
제 1 항 또는 제 2 항에 있어서,상기 공진 회로(2) 는완전수동회로인것을특징으로 하는전류 차단 디바이스.
[청구항 10]
제 1 항 또는 제 2 항에 있어서,상기 공진 회로(2) 와 병렬로 접속된단지하나의상기인터럽터갖는것을특징으로 하는전류 차단 디바이스.
[청구항 11]
제 1 항 또는 제 2 항에 있어서,직렬로 접속된 2 이상의 상기 인터럽터들 (1a, 1b) 을 갖고, 상기 인터럽터들의 직렬 접속은 상기 공진 회로 (2) 와병렬접속되는것을특징으로 하는전류 차단 디바이스.
[청구항 12]
제 1 항 또는 제 2 항에 있어서,상기 공진 회로는, 상기 캐패시터 (3) 및 상기 인덕턴스 (4) 와 직렬로 접속되고 상기 인터럽터 (1) 가 닫힌 통전 상태 (closed conducting state) 에 있을 때 개방되도록 구성되는 스위치 (6) 를 포함하며,상기 전류 차단 디바이스는 상기 인터럽터의 개방에 대하여 소정의 지연을 갖고 상기 스위치가 폐쇄되어 상기 공진 회로를 폐쇄하도록 상기 스위치를 제어하도록 구성된수단더포함하는것을특징으로 하는전류 차단 디바이스.
[청구항 15]
제 14 항에 있어서,상기 플랜트는 상기 플랜트의 2 개의 상기 변환기 스테이션 (100, 101) 을 서로 접속시키는 바이폴 (bipole) 직류 라인을 갖고, 상기 전류 차단 디바이스는 상기 직류 라인의 2 개의 폴들 (107, 108) 중 하나와의 접속 실패 시 상기 dc 전류에 의해 이용되는 그라운드 리턴 경로 (111) 에 배열되어 상기 dc 전류가 상기 스테이션들 사이의 금속 리턴 경로 (112) 를 통해변경하는것을특징으로 하는플랜트.
지시문 (instruction)
본문의 내용을 파악하고 이를 바탕으로 질문에 답하라.
질문 (question)
전류 차단 디바이스에서 인터럽터의 콘택들이 분리될 때 전류의 제로-크로싱을 생성하여 전류를 차단할 수 있도록 하는 공진 회로의 구성 요소와 그 역할은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation전류 차단 디바이스 내 공진 회로의 구성 요소와 그 역할을 질문에 따라 추출해야 한다.
-
2정보 추출
information_extraction청구항 1에서 공진 회로(2)는 캐패시터(3) 및 인덕턴스(4)를 포함하며, 발진 전류를 생성하여 제로-크로싱을 만든다는 정보를 확인하였다.
- 상기 인터럽터와 병렬로 접속되고, 직렬로 접속된 캐패시터 (3) 및 인덕턴스 (4) 를 포함하며, 상기 콘택들이 분리될 때 상기 인터럽터를 통해 흐르는 전류의 제로-크로싱을 생성하여 상기 인터럽터를 통해 흐르는 전류를 차단할 수 있도록 상기 dc 전류 상에 중첩되는 발진 전류를 생성하도록 구성된 공진 회로 (2)
-
3근거 선택
evidence_selection공진 회로의 구성 요소인 '캐패시터(3)'와 '인덕턴스(4)' 및 그 역할인 'dc 전류 상에 중첩되는 발진 전류를 생성하여 제로-크로싱을 생성'하는 구절을 선택하였다.
- 캐패시터 (3) 및 인덕턴스 (4) 를 포함하며, 상기 콘택들이 분리될 때 상기 인터럽터를 통해 흐르는 전류의 제로-크로싱을 생성하여 상기 인터럽터를 통해 흐르는 전류를 차단할 수 있도록 상기 dc 전류 상에 중첩되는 발진 전류를 생성하도록 구성된 공진 회로 (2)
-
4논리 통합
logical_integration공진 회로는 캐패시터와 인덕턴스로 구성되며, 콘택 분리 시 dc 전류에 발진 전류를 중첩시켜 제로-크로싱을 유도함으로써 전류 차단을 가능하게 한다.
- 캐패시터 (3) 및 인덕턴스 (4) 를 포함하며, 상기 콘택들이 분리될 때 상기 인터럽터를 통해 흐르는 전류의 제로-크로싱을 생성하여 상기 인터럽터를 통해 흐르는 전류를 차단할 수 있도록 상기 dc 전류 상에 중첩되는 발진 전류를 생성하도록 구성된 공진 회로 (2)
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 구성 요소(캐패시터, 인덕턴스)와 역할(발진 전류 생성을 통한 제로-크로싱 유도)을 정리한다.
- 캐패시터 (3) 및 인덕턴스 (4) 를 포함하며, 상기 콘택들이 분리될 때 상기 인터럽터를 통해 흐르는 전류의 제로-크로싱을 생성하여 상기 인터럽터를 통해 흐르는 전류를 차단할 수 있도록 상기 dc 전류 상에 중첩되는 발진 전류를 생성하도록 구성된 공진 회로 (2)
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
- 캐패시터 (3) 및 인덕턴스 (4) 를 포함하며, 상기 콘택들이 분리될 때 상기 인터럽터를 통해 흐르는 전류의 제로-크로싱을 생성하여 상기 인터럽터를 통해 흐르는 전류를 차단할 수 있도록 상기 dc 전류 상에 중첩되는 발진 전류를 생성하도록 구성된 공진 회로 (2)
최종 답변 (final_answer)
공진 회로의 구성 요소는 직렬로 접속된 캐패시터(3) 및 인덕턴스(4)이며, 그 역할은 인터럽터의 콘택들이 분리될 때 dc 전류 상에 중첩되는 발진 전류를 생성함으로써 전류의 제로-크로싱을 유도하여 전류를 차단할 수 있도록 하는 것이다.
핵심 해석 (core_interpretation)
본 발명은 공진 회로(캐패시터 및 인덕턴스)를 통해 DC 전류에 발진 전류를 중첩시켜 제로-크로싱을 생성함으로써, 인터럽터의 콘택 분리 시 효율적인 전류 차단을 가능하게 하는 기술에 관한 것이다.