비-네트워크 알에프아이디-피유에프 인증 document_id 1020117014936

[청구항 1] 일련의 첼린지들(challenges) 을 생성하도록 구성되는 시퀀스 생성기(sequence generator)(134, 136; 234, 236) 일련의 히든 출력들(hidden outputs)(111;211)-여기서, 각각의 히든 출력은 상기 일련의 첼린지들 내의 상응하는 첼린지의 함수임-을 생성하도록 구성되는 히든 출력 생성기(hidden output generator)(104;204); 및 복수의 응답 부분들(response parts)-여기서, 각각의 응답 부분(response part)은 상응하는 복수의 히든 출력들의 함수임-을 포함하는 응답 시퀀스(response sequence)(128)을 생성하도록 구성되는 비트 감소 회로(bit reduction circuitry)(126;258)를 포함하는 집적 회로(integrated circuit) [청구항 2] 제 1 항에 있어서,상기 일련의 히든 출력들을 기초로 하여 파생되는 파라미터들(parameters) 또는 상기 일련의 히든 출력들의 적어도 하나에 상응하는(corresponding) 암호화된 데이터 (e(d))을 저장하도록 구성되는 비휘발성 메모리더 포함하는집적 회로. [청구항 3] 제 1 항에 있어서,상기 시퀀스 생성기는,상기 집적 회로로 입력되는 제 1 시드(seed)를 기초로 하여상기일련생성하도록구성되는집적 회로. [청구항 4] 제 3 항에 있어서,상기 시퀀스 생성기는,상기 집적 회로에 의해 생성되는 제 2 시드(seed)를 기초로 하여상기일련생성하도록더 구성되는집적 회로. [청구항 5] 제 1 항에 있어서,상기 시퀀스 생성기는,일련의 생성기 값들을 생성하도록 구성되는 제 1 생성기(134; 234); 및각각의 생성기 값의 비트들의 서브세트(subset)-여기서, 각각의 서브세트는 상기 일련의 첼린지들 내의 첼린지를 형성함-을 선택하도록 구성되는 인덱스 레지스터포함하는집적 회로. [청구항 6] 제 5 항에 있어서,상기 제 1 생성기는,선형 피드백 쉬프트 레지스터포함하는집적 회로. [청구항 7] 제 1 항에 있어서,상기 응답 시퀀스 내의 각각의 응답 부분(response part)은,상기 상응하는 복수의 히든 출력들의 비선형 함수인집적 회로. [청구항 8] 제 7 항에 있어서,상기 응답 시퀀스 내의 각각의 응답 부분은,상기 상응하는 복수의 히든 출력들 중에서 일(one)의 값을 가지는 복수의 비트들을 기초결정되는집적 회로. [청구항 9] 제 7항에 있어서,상기 비트 감소 회로는,상기 응답 시퀀스 내의 각각의 응답 부분에 대해서, 상기 상응하는 복수의 히든 출력들의 제 1부분(portion)내의 일(one)의 값을 가지는 비트들의 제 1 갯수 및 상기 상응하는 복수의 히든 출력들의 제 2 부분내의 일(one)의 값을 가지는 비트들의 제 2 갯수를 카운트하도록 구성되는 카운팅 회로(counting circuitry); 및상기 비트들의 제 1 갯수와 상기 비트들의 제 2 갯수를 비교하도록 구성되는 비교 회로(comparison circuitry)를 포함하며, 상기 비교 결과는 상기 응답 시퀀스 내의 상기 상응하는 응답 부분형성하는집적 회로. [청구항 10] 제 1 항에 있어서,상기 히든 출력 생성기는,물리적 복제 방지 함수(physically unclonable function)(puf) 회로포함하는집적 회로. [청구항 11] 제 10 항에 있어서,상기puf 회로는,지연 기반(delay-based) puf 회로포함하는집적 회로. [청구항 12] 제 10 항에 있어서,상기 히든 출력 생성기는,상응하는 복수의 이너 첼린지들(inner challenges)을 생성하기 위해 복수의 순열 함수들(permutation functions)을 각각의 첼린지에 인가하도록 구성되는 인볼루션 논리(involution logic)를 더 포함하며,상기 히든 출력 생성기는,상기 일련의 첼린지들 내의 각각의 첼린지와 상응하는 서브시리즈(subseries)의 히든 출력들 -여기서, 히든 출력들의 서브시리즈(subseries)의 각각의 히든 출력은 상기 이너 첼린지들 내의 하나를 상기 puf에 인가함으로써 상기 puf 회로에 생성됨생성하도록구성되는집적 회로. [청구항 13] 제 12 항에 있어서,상기 서브시리즈(subseries)의 히든 출력들 내의 상기 히든 출력들 을 비교하도록 구성되는 비교 회로더 포함하는집적 회로. [청구항 14] 제 10 항에 있어서,상기 히든 출력 생성기(204)는,제 1 puf 회로(210a)와 제 2 puf 회로(210b)-여기서, 각각의 puf 회로는 상기 일련의 첼린지들 내의 제 1 첼린지를 기초로 하여 puf 출력을 생성하도록 구성됨-; 및상기 제 1 puf 회로 에 의해 생성되는 상기 puf 출력과 상기 제 2 puf 회로 에 의해 생성되는 상기 puf 출력을 비교하도록 구성되는 비교 회로(142)를 포함하며, 상기 비교 결과는 상기 제 1 첼린지와 상응하는 상기 히든 출력형성하는집적 회로. [청구항 15] 제 10 항에 있어서,상기puf 회로(310)는,상기 일련의 첼린지들 내의 제 1 첼린지를 기초로 하여 제 1 puf 출력 을 생성하도록 구성되고, 상기 일련의 첼린지들 내의 제 2 첼린지를 기초로 하여 제 2 puf 출력 을 생성하도록 구성되며,상기 히든 출력 생성기(304)는,상기 제 1 puf 출력과 상기 제 2 puf 출력을 비교하도록 구성되는 비교 회로(142)를 더 포함하며, 상기 비교 결과는 상기 제 1 첼린지와 상응하는 상기 히든 출력형성하는집적 회로. [청구항 16] 제 10 항에 있어서,상기 히든 출력 생성기(104)는,상기 일련의 첼린지들 내의 제 1 첼린지 을 기초로 하여 이너 첼린지(inner challenge)(108)-여기서 상기 이너 첼린지는 상기 제 1 첼린지보다 길이가 김-을 생성하도록 구성되는 비트 확장 회로(bit expansion circuitry)(106)를 더 포함하며,상기 puf 회로(110)는 상기 이너 첼린지를 기초로 하여 puf출력생성하도록구성되는집적 회로. [청구항 17] 제 16 항에 있어서,각각의 puf 출력 을 상응하는 극성 비트(polarity bit) 와 비교하도록 구성되는 비교 회로(142)를 더 포함하며, 각각의 비교 결과는 히든 출력형성하는집적 회로. [청구항 18] 제 1항에 있어서,상기 집적 회로(112)로 입력되는 값을 수신하도록 구성되며, 상기 수신되는 값을 기초로 하여 상기 집적 회로로부터 상기 일련의 히든 출력들이 출력될 수 있게 허용하도록 구성되는 접속 제어 회로더 포함하는집적 회로. [청구항 19] 제 18 항에 있어서,상기 접속 제어 회로(138)는,일방향 함수(one-way function)를 상기 수신되는 값에 인가하도록 구성되는 일방향 회로(one-way circuitry)(114);상기 일방향 함수의 결과를 상기 집적 회로 내에 저장되는 장치특유 값(device-specific value)과 비교하도록 구성되는 비교 회로; 및상기 비교 결과를 수신하도록 구성되며, 상기 수신되는 결과를 기초로 하여 상기 집적 회로로부터 상기 일련의 히든 출력들이 출력될 수 있게 허용하도록 구성되는 인에이블러 회로포함하는집적 회로. [청구항 20] 제 19 항에 있어서,상기 일방향 회로의 적어도 하나의 부분(part)은,상기 시퀀스 생성기의 회로의 부분형성하는집적 회로. [청구항 21] 제 1 항에 있어서,각각의 히든 출력은,복수의 유사 집적 회로들(a plurality of like integrated circuits) 중에서 제조 특성들(fabrication characteristics) 때문에 변하는상기히든출력생성기의특성들함수인것을특징으로 하는집적 회로.