문맥 (context)
[청구항 2]
제 1 항에 있어서,드라이버들의 복수의 쌍들― 드라이버들의 각각의 쌍은 제 1 드라이버 및 제 2 드라이버를 포함하며, 상기 드라이버들의 각각의 쌍은 상기 캐패시터들의 복수의 쌍들 중 캐패시터들의 상이한 쌍에 대응하며, 상기 드라이버들의 각각의 쌍의 상기 제 1 드라이버는 상기 제어 블록에 의해 제어되는 입력 및 상기 드라이버들의 각각의 쌍에 대응하는 상기 캐패시터들의 쌍의 상기 제 1 캐패시터의 상기 제 2 단에 연결되는 출력을 포함하며, 상기 드라이버들의 각각의 쌍의 상기 제 2 드라이버는 상기 제어 블록에 의해 제어되는 입력 및 상기 드라이버들의 각각의 쌍에 대응하는 상기 캐패시터들의 쌍의 상기 제 2 캐패시터의 상기 제 2 단에 연결되는 출력을 포함함 ― 을 더 포함하고,여기서 상기 제어 블록은 상기 초기 바이어스를 제공하고 상기 드라이버들의 상기 입력들을 제어함으로써상기캐패시터들의상기제2단들토글하도록구성되는,아날로그-대-디지털 변환기.
[청구항 3]
제 2 항에 있어서,상기 드라이버들의 복수의 쌍들의 각각의 드라이버는 인버터포함하는,아날로그-대-디지털 변환기.
[청구항 4]
제 3 항에 있어서,상기 비교기가 준안정(metastable) 상태에 있지 않고 그리고 상기 비교기가 유효(valid) 출력을 제공하는 때를 표시하기 위한 회로더 포함하는,아날로그-대-디지털 변환기.
[청구항 5]
제 3 항에 있어서,상기 스위치 입력에 연결되는 전압 팔로워 출력을 가지는 전압 팔로워더 포함하는,아날로그-대-디지털 변환기.
[청구항 6]
제 3 항에 있어서,상기 샘플링 스위치는 전압 팔로워를 더 포함하고, 상기 전압 팔로워는 상기 샘플링 스위치가 개방된 경우 오프(off)이고, 상기 전압 팔로워는 상기 샘플링 스위치가 닫힌경우온인,아날로그-대-디지털 변환기.
[청구항 12]
제 11 항에 있어서,드라이버들의 복수의 세트들― 드라이버들의 각각의 세트는 제 1 드라이버, 제 2 드라이버, 제 3 드라이버 및 제 4 드라이버를 포함하고, 상기 드라이버들의 각각의 세트는 상기 캐패시터들의 복수의 세트들의 캐피시터들의 상이한 세트에 대응하고, 상기 드라이버들의 각각의 세트의 상기 제 1 드라이버는 제어 블록에 의해 제어되는 입력 및 상기 드라이버들의 각각의 세트에 대응하는 상기 캐패시터들의 세트의 상기 제 1 캐패시터의 상기 제 2 단에 연결되는 출력을 포함하고, 상기 드라이버들의 각각의 세트의 상기 제 2 드라이버는 상기 제어 블록에 의해 제어되는 입력 및 상기 드라이버들의 각각의 세트에 대응하는 상기 캐패시터들의 세트의 상기 제 2 캐패시터의 상기 제 2 단에 연결되는 출력을 포함하고, 상기 드라이버들의 상기 각각의 세트의 제 3 드라이버는 상기 제어 블록에 의해 제어되는 입력 및 상기 드라이버들의 각각의 세트에 대응하는 상기 캐패시터들의 세트의 상기 제 3 캐패시터의 상기 제 2 단에 연결되는 출력을 포함하고, 상기 드라이버들의 각각의 세트의 상기 제 4 드라이버는 상기 제어 블록에 의해 제어되는 입력 및 상기 드라이버들의 각각의 세트에 대응하는 상기 캐패시터들의 세트의 상기 제 4 캐패시터의 상기 제 2 단에 연결되는 출력을 포함함 ― 을 더 포함하고,상기 제어 블록은 상기 초기 바이어스를 제공하고, 상기 드라이버들의 상기 입력들을 제어함으로써 상기 캐패시터들의 상기 제 2 단들을 토글구성되는,아날로그-대-디지털 변환기.
[청구항 13]
제 12 항에 있어서,상기 드라이버들의 복수의 세트의 각각의 드라이버는 인버터포함하는,아날로그-대-디지털 변환기.
[청구항 14]
제 13 항에 있어서,상기 스위치 입력들에 연결되는 제 1 및 제 2 전압 팔로워 출력들을 가지는 차동 전압 팔로워더 포함하는,아날로그-대-디지털 변환기.
[청구항 15]
제 13 항에 있어서,상기 샘플링 스위치는 차동 전압 팔로워를 더 포함하고, 상기 차동 전압 팔로워는 상기 샘플링 스위치가 개방되는 경우 오프이고, 상기 차동 전압 팔로워는 상기 샘플링 스위치폐쇄되는경우 온인, 아날로그-대-디지털 변환기.
[청구항 16]
제 13 항에 있어서,상기 비교기는 비교기 및 상기 비교기가 준안정 상태에 있지 않고 상기 비교기가 유효 출력을 제공하는 때를 검출하도록 구성되는 회로포함하는,아날로그-대-디지털 변환기.
[청구항 17]
제 16 항에 있어서,상기 회로가 상기 비교기가 준안정 상태에 있지 않고 상기 비교기가 유효 출력을 제공하는 것을 검출하는 것에 응답하여 상태들을 변경하도록 구성되는 비동기 상태 머신더 포함하는,아날로그-대-디지털 변환기.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
아날로그-대-디지털 변환기에서 제어 블록이 드라이버들의 입력을 제어함으로써 수행하는 구체적인 동작은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation아날로그-대-디지털 변환기 내 제어 블록이 드라이버의 입력을 제어하여 수행하는 구체적인 동작을 추출해야 한다.
-
2정보 추출
information_extraction청구항 2 및 청구항 12에서 제어 블록이 드라이버의 입력들을 제어한다는 내용을 확인한다.
- 상기 제어 블록은 상기 초기 바이어스를 제공하고 상기 드라이버들의 상기 입력들을 제어함으로써상기캐패시터들의상기제2단들토글하도록구성되는
-
3근거 선택
evidence_selection제어 블록이 드라이버 입력을 제어함으로써 발생하는 결과인 '캐패시터들의 제2단들이 토글하도록 구성'되는 부분을 핵심 근거로 선택한다.
- 상기 드라이버들의 상기 입력들을 제어함으로써 상기 캐패시터들의 상기 제 2 단들을 토글구성되는
-
4논리 통합
logical_integration제어 블록이 드라이버의 입력을 제어하면, 그 결과로 캐패시터들의 제2단들이 토글하게 된다는 인과관계를 파악한다.
- 상기 드라이버들의 상기 입력들을 제어함으로써 상기 캐패시터들의 상기 제 2 단들을 토글구성되는
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 제어 블록의 동작 결과인 '캐패시터들의 제2단들이 토글하도록 구성'하는 것을 도출한다.
- 상기 캐패시터들의 상기 제 2 단들을 토글구성되는
-
6답변 생성
answer_generation추출된 문구를 바탕으로 질문에 직접적인 답변을 생성한다.
- 상기 캐패시터들의 상기 제 2 단들을 토글구성되는
최종 답변 (final_answer)
상기 캐패시터들의 상기 제 2 단들을 토글하도록 구성한다.
핵심 해석 (core_interpretation)
제어 블록이 드라이버의 입력을 제어함으로써 캐패시터의 제2단들을 토글시켜 연속적인 근사화 동작을 수행하는 메커니즘을 설명한다.