문맥 (context)
[청구항 1]
최대 레벨 가변 전압의 교류 입력 신호에 응답하여, 미리 정해진 출력 전압을 갖는 조정된 dc 출력 신호를 생성하는 시스템으로서,
상기 입력 신호로부터, 상기 미리 정해진 출력 전압에 비해 높은 전압인 미리 정해진 초기 최대 전압을 갖는 정류된 dc 신호를 생성하는 정류기와,
상기 정류된 dc 신호로부터, 상기 미리 정해진 출력 전압에 비해 높은 전압인 미리 정해진 중간 전압에서 조정된 중간 dc 신호를 생성하는 레귤레이터와,
그 조정된 중간 dc 신호로부터, 상기 미리 정해진 출력 전압을 갖는 조정된 dc 출력 신호를 생성하는 적어도 하나의 dc-dc 변환기를 포함하고,
상기 dc-dc 변환기는, 턴오프 손실이 있을 수 있는 적어도 하나의 스위칭 소자를 포함하고, 턴오프 동안 상기 스위칭 소자 양단에 전압 변경 레이트를 제한하도록 배치된 커패시터와, 상기 커패시터가 다음의 연속하는 턴오프 기간의 시작까지 완전히 방전되도록 부스트 회로의 출력에 상기 커패시터를 선택적으로 방전하는 회로를 더 포함하는, 시스템
[청구항 2]
제1항에 있어서,상기 초기 최대 전압은 상기 중간 전압보다 낮으며, 상기 레귤레이터는 부스트 회로포함하는시스템.
[청구항 4]
제1항에 있어서,상기 정류기는, 턴오프 손실이 있을 수 있는 적어도 하나의 스위칭 소자를 포함하고, 턴오프 동안 상기 스위칭 소자를 통해 전압 변경 레이트를 제한하도록 배치된 커패시터와, 상기 커패시터가 다음의 연속하는 턴오프 기간의 시작까지 완전히 방전되도록 상기 정류기의 출력에 상기 커패시터를 선택적으로 방전하는 회로더 포함하는시스템.
[청구항 5]
제1항에 있어서,상기 커패시터를 선택적으로 방전하는 회로는 인덕터, 제2 스위칭 디바이스 및 다이오드를 포함하고, 상기 제2 스위칭 디바이스는 상기 커패시터 양단에 상기 인덕터와 직렬로 접속되며, 상기 다이오드는 상기 인덕터와 상기 정류기의 출력 사이에서방향성전류 경로제공하도록배치되는시스템.
[청구항 6]
제1항에 있어서,상기 정류기 및 레귤레이터 중 적어도 하나는, 턴오프 손실이 있을 수 있는 적어도 하나의 전력 스위칭 소자를 포함하고, 제1 및 제2 다이오드, 커패시터, 인덕터 및 스위칭 디바이스를 더 포함하며, 상기 제1 다이오드 및 커패시터는 상기 전력 스위칭 소자 양단에 접속되고, 상기 스위칭 디바이스는 상기 커패시터 양단에 상기 인덕터와 직렬로 접속되며, 상기 제2 다이오드는 상기 인덕터와 미리 정해진 방전 포인트 사이에서방향성전류 경로제공하도록배치되는시스템.
[청구항 7]
제6항에 있어서,상기 전력 스위칭 소자는 상기 정류기에 존재하고, 상기 미리 정해진 방전 포인트는 상기 정류기의출력인시스템.
[청구항 8]
제6항에 있어서,방전 포인트는 상기 레귤레이터의출력인시스템.
[청구항 9]
제1항에 있어서,상기 정류기는, 상기 입력 신호의 순간 전압에 따라 풀 웨이브(full wave) 정류 또는 해프 웨이브(half wave) 정류 모드로 선택적으로 동작하고, 상기 해프 웨이브 정류 모드시, 상기 정류된 dc 신호의 전압에 따라 풀 듀티 사이클 모드 또는 펄스 폭 변조 모드로 선택적으로 동작하는 멀티 모드 회로포함하는시스템.
[청구항 10]
제9항에 있어서,상기 멀티 모드 회로는, 상기 입력 신호의 전압이 상기 초기 최대 전압에 도달할 때 풀 웨이브 정류로부터 해프 웨이브 정류로 스위칭하고, 상기 입력 신호의 전압이 상기 초기 최대 전압보다 미리 정해진 차이만큼 낮은 미리 정해진 낮은 임계치 아래로 강하할 때 해프 웨이브 정류로부터 풀 웨이브 정류로 스위칭하며,해프 웨이브 정류 모드시, 상기 정류된 dc 신호의 전압이 상기 초기 최대 전압을 초과할 때 펄스 폭 변조 모드스위칭하는시스템.
[청구항 11]
제10항에 있어서,상기 멀티 모드 회로는, 풀 웨이브 정류에서는 상기 초기 최대 전압을 초과하는 출력 레벨을 생성하지만, 해프 웨이브 정류에서는 상기 미리 정해진 낮은 임계치와 적어도 동일한 출력 레벨을 제공하지 않는 조건 하에서, 풀 웨이브 정류와 해프 웨이브 정류 사이에서 디더링하는시스템.
[청구항 12]
제1항에 있어서,상기 정류기는, 인가된 제어 신호에 응답하여, 상기 입력 신호의 풀 웨이브 정류를 선택적으로 실행하는 정류기 브리지 회로와,상기 정류기 브리지 회로와 연동하고, 인가된 제어 신호에 응답하여, 상기 입력 신호의 해프 웨이브 정류를 선택적으로 실행하는 해프 브리지 변환 회로와,상기 출력 신호의 전압의 표시(indicia)에 응답하여, 해프 웨이브 정류 신호의 듀티 사이클을 선택적으로 제어하는 펄스 폭 변조기와,상기 입력 신호의 표시에 응답하여, 상기 정류기 브리지 회로 및 해프 브리지 변환 회로에 대한 상기 제어 신호를 생성하는 제어 회로포함하는시스템.
[청구항 13]
제12항에 있어서,상기 제어 회로는, 상기 입력 신호의 전압이 상기 초기 최대 전압에 도달할 때 풀 웨이브 정류로부터 해프 웨이브 정류로 스위칭하고, 상기 입력 신호의 전압이 상기 초기 최대 전압 아래로 미리 정해진 양만큼 강하할 때 해프 웨이브 정류로부터 풀 웨이브 정류로 스위칭하도록, 상기 정류기 브리지 회로 및 해프 브리지 변환 회로에 대한 제어 신호생성하는시스템.
[청구항 14]
제1항에 있어서,상기 교류 입력 신호를 생성하기 위한 영구 자석 교류기더 포함하는시스템.
[청구항 15]
교류기와 미리 정해진 출력 전압을 갖는 조정된 dc 출력 신호를 생성하는 회로를 포함한 타입의 차량 전기 시스템으로서,
상기 교류기는 영구 자석 교류기를 포함하고,
상기 조정된 dc 출력 신호를 생성하는 회로는,
입력 신호로부터, 상기 미리 정해진 출력 전압에 비해 높은 전압인 미리 정해진 초기 최대 전압을 갖는 정류된 dc 신호를 생성하는 정류기와,
상기 정류된 dc 신호로부터, 상기 미리 정해진 출력 전압에 비해 높은 전압인 미리 정해진 중간 전압에서 조정된 중간 dc 신호를 생성하는 레귤레이터와,
그 조정된 중간 dc 신호로부터, 상기 미리 정해진 출력 전압을 갖는 조정된 dc 출력 신호를 생성하는 적어도 하나의 dc-dc 변환기를 포함하고,
상기 dc-dc 변환기는, 턴오프 손실이 있을 수 있는 적어도 하나의 스위칭 소자를 포함하고, 턴오프 동안 상기 스위칭 소자 양단에 전압 변경 레이트를 제한하도록 배치된 커패시터와, 상기 커패시터가 다음의 연속하는 턴오프 기간의 시작까지 완전히 방전되도록 부스트 회로의 출력에 상기 커패시터를 선택적으로 방전하는 회로를 더 포함하는 것을 특징으로 하는, 차량 전기 시스템
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
영구 자석 교류기용 제어기 시스템에서, dc-dc 변환기의 스위칭 소자 양단에 배치된 커패시터가 다음의 연속하는 턴오프 기간의 시작까지 완전히 방전되도록 하기 위해, 해당 커패시터를 어디에 선택적으로 방전하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation질문은 dc-dc 변환기의 스위칭 소자 양단에 있는 커패시터가 완전히 방전되도록 하기 위해, 해당 커패시터를 어디로 선택적으로 방전하는지 묻고 있다.
-
2정보 추출
information_extraction청구항 1에서 dc-dc 변환기의 구성 요소와 커패시터의 방전 동작에 관한 내용을 추출한다.
- 상기 커패시터가 다음의 연속하는 턴오프 기간의 시작까지 완전히 방전되도록 부스트 회로의 출력에 상기 커패시터를 선택적으로 방전하는 회로를 더 포함하는
-
3근거 선택
evidence_selection커패시터의 방전 위치를 명시한 구절인 '부스트 회로의 출력'을 선택한다.
- 부스트 회로의 출력에 상기 커패시터를 선택적으로 방전하는 회로
-
4논리 통합
logical_integration청구항 1에 따르면, 커패시터가 다음 턴오프 기간 시작 전까지 완전히 방전되도록 하기 위해 커패시터를 부스트 회로의 출력으로 선택적으로 방전하는 회로가 포함되어 있음을 알 수 있다.
- 부스트 회로의 출력에 상기 커패시터를 선택적으로 방전하는 회로
-
5결론 도출
conclusion_formulation질문에 대한 직접적인 답변으로 '부스트 회로의 출력'을 도출한다.
- 부스트 회로의 출력
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
- 부스트 회로의 출력
최종 답변 (final_answer)
부스트 회로의 출력
핵심 해석 (core_interpretation)
dc-dc 변환기의 스위칭 소자 양단에 배치된 커패시터의 전압 변경 레이트를 제한하고, 다음 턴오프 기간 전까지 커패시터를 완전히 방전시키기 위해 부스트 회로의 출력으로 방전하는 회로를 포함하는 기술이다.