주파수 튜닝을 위한 오실레이터, 방법 및 컴퓨터-판독가능 저장 매체 document_id 1020117029331

[청구항 2] 제1항에 있어서,각각의 상기 제1 튜닝 캐패시터 엘리먼트들은,제1 도선(lead) 및 제2 도선을 갖는 제1 캐패시터 ― 상기 제1 도선은 상기 제1 오실레이팅 노드에 연결됨 ― ;제1 도선 및 제2 도선을 갖는 제2 캐패시터 ― 상기 제1 도선은 상기 제2 오실레이팅 노드에 연결됨 ― ; 및상기 제1 상태에서 도전성이고 상기 제1 캐패시터의 상기 제2 도선을 상기 제2 캐패시터의 상기 제2 도선에 연결하며, 그리고 상기 제2 상태에서 비도전성인, 스위칭 엘리먼트포함하는,오실레이터. [청구항 3] 제1항에 있어서,상기 제1 다수의 제1 튜닝 캐패시터 엘리먼트들은 제1 써모미터-코딩된(thermometer-coded) 캐패시터 뱅크이며, 상기 제2 다수의 제2 튜닝 캐패시터 엘리먼트들은 제2 써모미터-코딩된 캐패시터뱅크인,오실레이터. [청구항 4] 제1항에 있어서,개의 제2 튜닝 캐패시터 엘리먼트들이 존재하며, y와 상기 제2 캐턴스의 곱(product)은 상기 제1 캐패시턴스보다 큰, 오실레이터. [청구항 5] 제1항에 있어서,레이터는 주파수 변조(fm: frequency modulation) 무선 수신기 내의 전압 제어 오실레이터인,오실레이터. [청구항 6] 제2항에 있어서,상기 스위칭 엘리먼트는 디지털 비트에 의하여 제어되고, 상기 스위칭 엘리먼트는 상기 디지털 비트의 제1 값에 대하여 상기 제1 상태에 있도록 야기되고, 상기 디지털 비트의 제2 값에 대하여 상기 제2 상태야기되는,오실레이터. [청구항 7] 제1항에 있어서,상기 제1 캐패시터 뱅크 코드는 각각의 제1 튜닝 캐패시터 엘리먼트가 상기 제1 상태에 있는지 여부와 각각의 제1 튜닝 캐패시터 엘리먼트가 상기 제2 상태에 있는지 여부결정하는,오실레이터. [청구항 19] 제18항에 있어서,개의 제2 튜닝 캐패시터 엘리먼트들이 존재하며, y와 상기 제2 캐턴스의 곱은 상기 제1 캐패시턴스보다 큰, 오실레이터. [청구항 20] 제18항에 있어서,상기 캐패시터 뱅크 선택 로직nan은디지털워드변화시키는것을포함하는,오실레이터. [청구항 21] 프로세서로 하여금 동작들을 수행하도록 하기 위해 상기 프로세서에 의해 실행가능한 코드들을 포함하는 컴퓨터-판독가능 저장 매체로서, 상기 동작들은, 오실레이터의 오실레이션 주파수와 타겟 오실레이션 주파수 간의 차(difference)에 응답하여 제1 캐패시터 뱅크 코드 및 제2 캐패시터 뱅크 코드를 생성하는 동작 상기 제1 캐패시터 뱅크 코드에 응답하여 제1 튜닝 캐패시터 엘리먼트의 상태를 스위칭하는 동작 ― 상기 제1 튜닝 캐패시터 엘리먼트는 제1 다수의 제1 튜닝 캐패시터 엘리먼트들 중 하나이고, 제1 상태에서 각각의 제1 튜닝 캐패시터 엘리먼트는 상기 오실레이터의 제1 오실레이팅 노드와 제2 오실레이팅 노드 사이에 제1 캐패시턴스를 제공하며, 제2 상태에서 각각의 제1 튜닝 캐패시터 엘리먼트는 상기 제1 및 제2 오실레이팅 노드들 사이에 캐패시턴스 를 제공하지 않음 ―; 및 상기 제2 캐패시터 뱅크 코드에 응답하여 제2 튜닝 캐패시터 엘리먼트의 상태를 스위칭하는 동작 ― 상기 제2 튜닝 캐패시터 엘리먼트는 제2 다수의 제2 튜닝 캐패시터 엘리먼트들 중 하나이고, 제1 상태에서 각각의 제2 튜닝 캐패시터 엘리먼트는 상기 제1 오실레이팅 노드와 상기 제2 오실레이팅 노드 사이에 제2 캐패시턴스를 제공하며, 제2 상태에서 각각의 제2 튜닝 캐패시터 엘리먼트는 상기 제1 및 제2 오실레이팅 노드들 사이에 캐패시턴스 를 제공하지 않음 ― 을 포함하는, 컴퓨터-판독가능 저장 매체 [청구항 22] 제21항에 있어서,상기 코드들은 상기 프로세서로 하여금 상기 제1 캐패시턴스가 상기 제2 다수의 제2 튜닝 캐패시터 엘리먼트들 각각의 합산된 캐패시턴스 미만이 되도록 상기 제2 다수의 제2 튜닝 캐패시터 엘리먼트들 각각을 상기 제1 상태로 설정하는동작수행하게구성되는,컴퓨터-판독가능 저장 매체. [청구항 23] 제21항에 있어서,상기 코드들은 상기 프로세서로 하여금,제1 다수의 디지털 비트들을 생성하기 위하여 상기 제1 캐패시터 뱅크 코드를 디코딩하는 동작 ― 상기 제1 다수의 디지털 비트는 상기 제1 튜닝 캐패시터 엘리먼트의 상태를 결정함 ― ; 및제2 다수의 디지털 비트들을 생성하기 위하여 상기 제2 캐패시터 뱅크 코드를 디코딩하는 동작 ― 상기 제2 다수의 디지털 비트는 상기 제2 튜닝 캐패시터 엘리먼트의 상태를 결정함수행하게구성되는,컴퓨터-판독가능 저장 매체. [청구항 24] 제21항에 있어서,상기 코드들은 상기 프로세서로 하여금 상기 제1 다수의 제1 튜닝 캐패시터 엘리먼트들 각각의 캐패시턴스 및 상기 제2 다수의 제2 튜닝 캐패시터 엘리먼트들 각각의 캐패시턴스를 설정함으로써 상기 오실레이터의 오실레이션 주파수를 결정하는 동작을 수행하게 하도록 구성되고, 상기 오실레이터는 전압 제어 오실레이터인,컴퓨터-판독가능 저장 매체.