문맥 (context)
[청구항 1]
터보부호를 적용한 터보부호기에 있어서,
터보 인터리버;
상기 터보 인터리버에 연결되며, 온(on) 또는 오프(off) 스위칭을 통해 상기 터보 인터리버로부터 피드백되어지는 값을 꼬리비트로 사용하여 레지스트 값을 0으로 초기화시키며 제1체계적 성분과 2개의 제1패리트비트를 출력하는 제1구성코드
상기 터보 인터리버와 연결되며, 온(on) 또는 오프(off) 스위칭을 통해 상기 터보 인터리버로부터피드백되어지는 값을 꼬리비트로 사용하여 레지스트 값을 0으로 초기화시키며 제2체계적 성분과 2개의 제2패리트비트를 출력하는 제2구성코드
상기 제1구성코드에서 출력되는 상기 제1체계적성분과 2개의 제1패리트비트 및 상기 제2구성코드에서 출력되는 2개의 상기 제2패리트비트인 5개의 비트를 입력받아 제1펑쳐링과정에 의해 4개의 비트를 출력시키는 제1펑쳐링부; 및
상기 제1펑쳐링부에서 출력된 4개의 비트를 입력받아 제2펑쳐링과정에 의해 3개의 비트를 출력시키는 제2펑쳐링부를 포함하는 것을 특징으로 하는 터보부호를 적용한 터보부호기
[청구항 2]
제 1항에 있어서,상기 제1구성코드와 상기 제2구성코드는 구속장의 길이가 4이고 부호율이 1/3인 것을 특징으로 하는 터보부호적용한터보부호기.
[청구항 3]
제 1항에 있어서,상기 터보부호기는,상기 터보부호기를 통해 제공되는 비디오 서비스를 위해 이용되는 fec 블락의 에러율을 낮추기 위한 rs 부호기; 및 콘볼루션 인터리버;를 더 포함하는 것을 특징으로 하는 터보부호적용한터보부호기.
[청구항 5]
제 4항에 있어서,상기 터보복호기는, 상기 터보부호기에 구비된 제1구성코드에서 출력된 제1체계적 성분, 상기 제1구성코드에 의해 부호화된 제1패리티비트 및 사전정보를 입력받아 체계적 정보비트의 제1 llr값과 잉여정보를 출력하는 제1복호기; 상기 제1복호기에서 출력되는 제1 llr값와 잉여정보 및 상기 터보부호기에 구비된 제2구성코드에 의해 부호화된 제2패리티비트를 입력받아 제2 llr값을 출력하는 제2복호기; 및상기 제2복호기에서 출력되는 제2 llr값을 디인터리빙하는 디인터리빙부를 포함하는 것을 특징으로 하는 터보부호기적용한t-dmb 시스템.
[청구항 6]
제 5항에 있어서,상기 제1복호기는 map알고리듬을 이용하여 상기 제1 llr값과 잉여정보를 출력하고, 상기 제2복호기는 map알고리듬을 이용하여 상기 제2 llr값을 출력하는 것을 특징으로 하는 터보부호기적용한t-dmb 시스템.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
터보부호기를 구성하는 제1펑쳐링부와 제2펑쳐링부가 각각 입력받는 비트 수와 출력하는 비트 수는 각각 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation터보부호기의 제1펑쳐링부와 제2펑쳐링부가 각각 입력받는 비트 수와 출력하는 비트 수를 파악해야 한다.
-
2정보 추출
information_extraction청구항 1에서 제1펑쳐링부의 입력 비트(5개)와 출력 비트(4개)를, 제2펑쳐링부의 입력 비트(4개)와 출력 비트(3개)를 추출한다.
- 상기 제1구성코드에서 출력되는 상기 제1체계적성분과 2개의 제1패리트비트 및 상기 제2구성코드에서 출력되는 2개의 상기 제2패리트비트인 5개의 비트를 입력받아 제1펑쳐링과정에 의해 4개의 비트를 출력시키는 제1펑쳐링부; 및 상기 제1펑쳐링부에서 출력된 4개의 비트를 입력받아 제2펑쳐링과정에 의해 3개의 비트를 출력시키는 제2펑쳐링부
-
3근거 선택
evidence_selection제1펑쳐링부와 제2펑쳐링부의 입출력 비트 수가 명시된 구절을 선택한다.
- 5개의 비트를 입력받아 제1펑쳐링과정에 의해 4개의 비트를 출력시키는 제1펑쳐링부; 및 상기 제1펑쳐링부에서 출력된 4개의 비트를 입력받아 제2펑쳐링과정에 의해 3개의 비트를 출력시키는 제2펑쳐링부
-
4논리 통합
logical_integration제1펑쳐링부는 5비트 입력/4비트 출력이며, 제2펑쳐링부는 제1펑쳐링부의 출력인 4비트를 입력받아 3비트를 출력함을 연결한다.
- 5개의 비트를 입력받아 제1펑쳐링과정에 의해 4개의 비트를 출력시키는 제1펑쳐링부; 및 상기 제1펑쳐링부에서 출력된 4개의 비트를 입력받아 제2펑쳐링과정에 의해 3개의 비트를 출력시키는 제2펑쳐링부
-
5결론 도출
conclusion_formulation제1펑쳐링부는 입력 5비트, 출력 4비트이고, 제2펑쳐링부는 입력 4비트, 출력 3비트라는 결론을 도출한다.
- 5개의 비트를 입력받아 제1펑쳐링과정에 의해 4개의 비트를 출력시키는 제1펑쳐링부; 및 상기 제1펑쳐링부에서 출력된 4개의 비트를 입력받아 제2펑쳐링과정에 의해 3개의 비트를 출력시키는 제2펑쳐링부
-
6답변 생성
answer_generation질문에 따라 제1펑쳐링부와 제2펑쳐링부의 입출력 비트 수를 구조화하여 답변을 생성한다.
- 5개의 비트를 입력받아 제1펑쳐링과정에 의해 4개의 비트를 출력시키는 제1펑쳐링부; 및 상기 제1펑쳐링부에서 출력된 4개의 비트를 입력받아 제2펑쳐링과정에 의해 3개의 비트를 출력시키는 제2펑쳐링부
최종 답변 (final_answer)
{"제1펑쳐링부": {"입력_비트_수": 5, "출력_비트_수": 4}, "제2펑쳐링부": {"입력_비트_수": 4, "출력_비트_수": 3}}
핵심 해석 (core_interpretation)
본 발명은 터보부호기 내에서 펑쳐링(puncturing) 과정을 통해 비트 수를 단계적으로 감소시키는 제1 및 제2 펑쳐링부의 구체적인 입출력 비트 구성을 정의하고 있다.