에어갭 캡핑을 위한 스페이서를 갖는 반도체 장치 및 그 제조 방법 document_id 1020120060959

[청구항 1] 제1도전막과 하드마스크가 적층된 제1패턴 상기 제1패턴의 측면에 인접하여 형성되며, 제2도전막과 제3도전막이 적층된 제2패턴 상기 제1도전막과 상기 제2도전막 사이에 형성된 에어갭; 및 상기 하드마스크와 상기 제3도전막 사이에 형성되고 상기 에어갭 입구를 캡핑하는 에어갭 캡핑막을 포함하는 반도체 장치 [청구항 2] 제1항에 있어서,상기 에어갭과 상기 에어갭캡핑막은 상기 제1패턴과 상기 제2패턴 사이에서 적층된 스페이서 형상갖는반도체 장치. [청구항 3] 제1항에 있어서,상기 제1패턴은 상기 제1도전막과 상기 하드마스크의 적층 구조 측벽에 형성된 절연막 스페이서더 포함하는반도체 장치. [청구항 4] 제1항에 있어서,상기 제2도전막은 폴리실리콘막을 포함하고, 상기 제3도전막은 금속성 박막포함하는메모리 장치. [청구항 5] 비트라인막과 하드마스크가 적층된 패턴 상기 패턴의 측면에 인접하여 형성되며, 제2도전막과 제3도전막이 적층된 스토리지노드콘택 상기 비트라인과 상기 제2도전막 사이에 형성된 에어갭; 및 상기 하드마스크와 상기 제3도전막 사이에 형성되고 상기 에어갭 입구를 캡핑하는 에어갭 캡핑막을 포함하는 메모리 장치 [청구항 6] 제5항에 있어서,상기 제3도전막 상에 형성되는 스토리지노드더 포함하는메모리 장치. [청구항 7] 제6항에 있어서,상기 스토리지노드는 절연막 오픈부의 내벽형성되는메모리 장치. [청구항 8] 제5항에 있어서,상기 제2도전막은 폴리실리콘막을 포함하고, 상기 제3도전막은 금속성 박막포함하는메모리 장치. [청구항 9] 제5항에 있어서,상기 폴리실리콘막과 상기 금속성 박막 사이에 개재된 실리사이드막더 포함하는메모리 장치. [청구항 10] 제5항에 있어서,상기 에어갭캡핑막은 상기 하드마스크 측벽에 스페이서형성되는메모리 장치. [청구항 11] 제5항에 있어서,상기 제3도전막은 베리어메탈 ti/tin과 텅스텐(w)의 적층박막인메모리 장치. [청구항 12] 제5항에 있어서,상기 에어갭캡핑막은 절연물질인메모리 장치. [청구항 13] 제12항에 있어서,상기 에어갭캡핑막은 pecvd 질화막포함하는메모리 장치. [청구항 14] 제5항에 있어서,상기 패턴은 상기 비트라인과 상기 하드마스크 측벽에 형성된 절연막 스페이서더 포함하는메모리 장치. [청구항 15] 제14항에 있어서,상기 절연막 스페이서는 질화막포함하는메모리 장치.