문맥 (context)
[청구항 2]
제1항에 있어서,상기 제어 신호에 따라 캐패시턴스 형성 경로를 스위칭하는 복수의 스위치를 갖는 제2 스위치부와, 상기 제1 포트와 상기 제2 스위치부의 초단의 스위치 사이에 연결되어 상기 제2 스위치부의 스위칭에 따라 형성된 경로로 사전에 설정된 캐패시턴스를 제공하는 캐패시터를 갖는 제2 캐패시터부를 구비하는 제2 캐패시턴스 형성부를 적어도 하나더 포함하는가변 캐패시터.
[청구항 3]
제1항에 있어서,상기제1 및 제2 캐패시터의 캐패시턴스는서로 동일한가변 캐패시터.
[청구항 4]
제2항에 있어서,상기제1 및 제2 캐패시터의 캐패시턴스와 상기 제2 캐패시터부의 캐패시터의 캐패시턴스는서로 동일한가변 캐패시터.
[청구항 5]
제1항에 있어서,상기제1 및 제2 캐패시터의 캐패시턴스와 상기 단위 캐패시터부의 단위 캐패시터의 캐패시턴스는서로 동일한가변 캐패시터.
[청구항 6]
제1항에 있어서,패시턴스 형성 그룹은 상기 단위 캐패시턴스 형성부를 복수개구비하는가변 캐패시터.
[청구항 7]
제6항에 있어서,상기 복수의 단위캐패시턴스 형성부 각각은 상기 단위 스위치부 및 상기 단위 캐패시터부의 수구비하는가변 캐패시터.
[청구항 8]
제7항에 있어서,상기 복수의 단위캐패시턴스 형성부 각각은 상기 단위 스위치부 및 상기 단위 캐패시터부의 수를 2의 n승개(여기서, n은 0 이상의 정수구비하는가변 캐패시터.
[청구항 9]
신호가 입출력되는 제1 포트 및 제2 포트 사이에 각각 병렬 연결되어 제어신호에 따라 사전에 설정된 캐패시턴스를 제공하는 복수의 캐패시턴스 형성부를 구비하고, 상기 복수의 캐패시턴스 형성부는 상기 제어 신호에 따라 캐패시턴스 형성 경로를 스위칭하는 복수의 스위치를 갖는 제1 스위치부와, 상기 제1 스위치부의 적어도 하나의 스위치를 사이에 두고 상기 제1 스위치부의 스위칭에 따라 형성된 경로로 사전에 설정된 캐패시턴스를 제공하는 제1 및 제2 캐패시터를 갖는 제1 캐패시터부를 구비하는 제1 캐패시턴스 형성부
및 상기 제어 신호에 따라 캐패시턴스 형성 경로를 스위칭하는 복수의 스위치를 갖는 단위 스위치부와, 상기 제1 포트와 상기 단위 스위치부의 초단의 스위치 사이에 연결되어 상기 단위 스위치부의 스위칭에 따라 형성된 경로로 사전에 설정된 캐패시턴스를 제공하는 단위 캐패시터를 갖는 단위 캐패시터부를 각각 적어도 하나씩 구비하는 단위 캐패시턴스 형성부를 적어도 하나 구비하는 캐패시턴스 형성 그룹을 각각 적어도 하나씩 구비하는 가변 캐패시터; 및
외부로부터의 제어에 따라 상기 제어 신호를 제공하는 디코더
를 포함하는 가변 캐패시터를 갖는 집적 회로
[청구항 10]
제9항에 있어서,상기 제어 신호에 따라 캐패시턴스 형성 경로를 스위칭하는 복수의 스위치를 갖는 제2 스위치부와, 상기 제1 포트와 상기 제2 스위치부의 초단의 스위치 사이에 연결되어 상기 제2 스위치부의 스위칭에 따라 형성된 경로로 사전에 설정된 캐패시턴스를 제공하는 캐패시터를 갖는 제2 캐패시터부를 구비하는 제2 캐패시턴스 형성부를 적어도 하나 더 포함하는 가변 캐패시터갖는집적 회로.
[청구항 11]
제9항에 있어서,상기제1 및 제2 캐패시터의 캐패시턴스는 서로 동일한 가변 캐패시터갖는집적 회로.
[청구항 12]
제10항에 있어서,상기제1 및 제2 캐패시터의 캐패시턴스와 상기 제2 캐패시터부의 캐패시터의 캐패시턴스는 서로 동일한 가변 캐패시터갖는집적 회로.
[청구항 13]
제9항에 있어서,상기제1 및 제2 캐패시터의 캐패시턴스와 상기 단위 캐패시터부의 단위 캐패시터의 캐패시턴스는 서로 동일한 가변 캐패시터갖는집적 회로.
[청구항 14]
제9항에 있어서,패시턴스 형성 그룹은 상기 단위 캐패시턴스 형성부를 복수개 구비하는 가변 캐패시터갖는집적 회로.
[청구항 15]
제14항에 있어서,상기 복수의 단위캐패시턴스 형성부 각각은 상기 단위 스위치부 및 상기 단위 캐패시터부의 수를 서로 다르게 구비하는 가변 캐패시터갖는집적 회로.
[청구항 16]
제15항에 있어서,상기 복수의 단위캐패시턴스 형성부 각각은 상기 단위 스위치부 및 상기 단위 캐패시터부의 수를 2의 n승개(여기서, n은 0 이상의 정수) 구비하는 가변 캐패시터갖는집적 회로.
[청구항 17]
제9항에 있어서,사전에 설정된 인터페이스 방식으로 상기 외부로부터의 제어를 상기 디코더에 전달하는 인터페이스를 더 포함하는 가변 캐패시터갖는집적 회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
가변 캐패시터를 갖는 집적 회로에서 제1 캐패시터부의 제1 및 제2 캐패시터의 캐패시턴스와 단위 캐패시터부의 단위 캐패시터의 캐패시턴스가 서로 동일할 때, 이 집적 회로는 어떤 구성을 포함하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation제1 캐패시터부의 제1 및 제2 캐패시터와 단위 캐패시터부의 단위 캐패시터의 캐패시턴스가 동일한 조건일 때의 집적 회로 구성을 찾는 것이다.
-
2정보 추출
information_extraction청구항 13은 제1 및 제2 캐패시터의 캐패시턴스와 단위 캐패시터의 캐패시턴스가 서로 동일한 집적 회로를 명시한다.
- 상기제1 및 제2 캐패시터의 캐패시턴스와 상기 단위 캐패시터부의 단위 캐패시터의 캐패시턴스는 서로 동일한 가변 캐패시터갖는집적 회로
-
3근거 선택
evidence_selection청구항 13이 질문의 조건과 직접적으로 일치하므로 이를 근거로 선택한다.
- 상기제1 및 제2 캐패시터의 캐패시턴스와 상기 단위 캐패시터부의 단위 캐패시터의 캐패시턴스는 서로 동일한 가변 캐패시터갖는집적 회로
-
4논리 통합
logical_integration청구항 13은 청구항 9를 인용하고 있으므로, 해당 집적 회로는 청구항 9에 기술된 기본 구성을 포함한다.
- 제9항에 있어서
-
5결론 도출
conclusion_formulation질문에서 요구하는 조건은 청구항 13의 내용이며, 이는 청구항 9의 구성을 기반으로 한다.
- ,상기제1 및 제2 캐패시터의 캐패시턴스와 상기 단위 캐패시터부의 단위 캐패시터의 캐패시턴스는 서로 동일한 가변 캐패시터갖는집적 회로
-
6답변 생성
answer_generation청구항 13의 내용을 바탕으로 질문에 대한 답변을 작성한다.
- 상기제1 및 제2 캐패시터의 캐패시턴스와 상기 단위 캐패시터부의 단위 캐패시터의 캐패시턴스는 서로 동일한 가변 캐패시터갖는집적 회로
최종 답변 (final_answer)
상기제1 및 제2 캐패시터의 캐패시턴스와 상기 단위 캐패시터부의 단위 캐패시터의 캐패시턴스는 서로 동일한 가변 캐패시터갖는집적 회로
핵심 해석 (core_interpretation)
본 발명은 제1 캐패시터부의 캐패시턴스 값과 단위 캐패시터부의 캐패시턴스 값을 동일하게 설정함으로써, 가변 캐패시터의 캐패시턴스 조절 단위를 정밀하게 일치시킨 집적 회로 구성을 제공한다.