용량성 통신 회로 및 이를 위한 방법 document_id 1020120101262

[청구항 2] 제 1 항에 있어서,상기 제 2 회로는 상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터로부터의 차동 신호(differential signals)를 각각 피변조 데이터 신호에 대응하는 펄스 및 반전 피변조 데이터 신호에 대응하는 펄스로 변환시키고 상기 펄스로부터 상기 디지털 데이터 신호를 복원함으로써 상기 혼합 데이터 신호 및 상기 혼합 반전 데이터 신호로부터 상기 디지털 데이터 신호를 복원하도록구성되고배치되는통신 회로. [청구항 3] 제 1 항에 있어서,상기 제 2 회로는,상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터 각각에서의 값에 기초하여 피변조 데이터 신호에 대응하는 펄스 및 반전 피변조 데이터 신호에 대응하는 펄스를 생성하고, 상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터 각각으로부터의 연속적으로 이격된 펄스의 개별적인 시리즈(respective series of consecutively-spaced pulses)에서 첫 번째 펄스 및 마지막 펄스 중 적어도 하나에 기초하여 상기 디지털 데이터 신호의 상승 엣지 및 하강 엣지 중 적어도 하나를 식별하여 상기 펄스로부터 상기 디지털 데이터 신호를 복원함으로써, 상기 혼합 데이터 신호 및 상기 혼합 반전 데이터 신호로부터 상기 디지털 데이터 신호를 복원하도록구성되고배치되는통신 회로. [청구항 4] 제 1 항에 있어서,상기 제 2 회로는, 상기 디지털 데이터 신호의 상승 엣지를 결정하기 위하여 상기 제 1 세트의 캐패시터의 출력을 사용하고 상기 디지털 데이터 신호의 하강 엣지를 결정하기 위하여 상기 제 2 세트의 캐패시터의 출력을 사용하여 상기 디지털 데이터 신호를 복원함으로써, 상기 혼합 데이터 신호 및 상기 혼합 반전 데이터 신호로부터 상기 디지털 데이터 신호를 복원하도록구성되고배치되는통신 회로. [청구항 5] 제 1 항에 있어서,상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터는, 상기 제 1 회로 또는 상기 제 2 회로 중 하나에서의 과도적 전압 변동(a voltage transient)이 존재하는 동안 상기 제 2 회로의 임피던스를 낮추고 상기 제 2 회로에 대한 클리핑(clip)을 경감시키도록 구성되고 배치된 저항각각 연결되는통신 회로. [청구항 6] 제 1 항에 있어서,상기 제 1 회로는 상기 반송파 신호를 반전시킴으로써 상기 반전 반송파 신호를 생성하도록구성되고배치되는통신 회로. [청구항 7] 제 1 항에 있어서,상기 제 1 세트의 캐패시터는, 상기 반송파 신호와 혼합된 상기 디지털 데이터 신호를 수신하도록 연결된 캐패시터 및 상기 반전 반송파 신호와 혼합된 상기 디지털 데이터 신호를 수신하도록 연결된 캐패시터를 포함하고,상기 제 2 세트의 캐패시터는, 상기 반송파 신호와 혼합된 상기 디지털 데이터 신호의 반전을 수신하도록 연결된 캐패시터 및 상기 반전 반송파 신호와 혼합된 상기 디지털 데이터 신호의 반전을 수신하도록 연결된 캐패시터포함하는통신 회로. [청구항 8] 제 1 항에 있어서,상기 제 1 세트의 캐패시터는, 상기 반송파 신호와 혼합된 상기 디지털 데이터 신호를 수신하도록 연결된 캐패시터 및 상기 반전 반송파 신호와 혼합된 상기 디지털 데이터 신호를 수신하도록 연결된 캐패시터를 포함하고,상기 제 2 세트의 캐패시터는, 상기 반송파 신호와 혼합된 상기 디지털 데이터 신호의 반전을 수신하도록 연결된 캐패시터 및, 상기 반전 반송파 신호와 혼합된 상기 디지털 데이터 신호의 반전을 수신하도록 연결된 캐패시터를 포함하고,상기 제 2 회로는, 상기 제 1 세트의 캐패시터의 차동 출력에 기초하여 연속적으로 이격된 펄스의 제 1 시리즈 및 제 2 시리즈를 생성하고 상기 제 2 세트의 캐패시터의 차동 출력에 기초하여 연속적으로 이격된 펄스의 제 3 시리즈 및 제 4 시리즈를 생성하고 상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터 각각에 대한 연속적으로 이격된 펄스의 상기 시리즈 중 적어도 하나의 시작 및 끝 중 적어도 하나에 기초하여 상기 복원된 신호의 상승 엣지 및 하강 엣지를 식별함으로써, 상기 디지털 데이터 신호를 복원하도록구성되고배치된통신 회로. [청구항 9] 제 1 항에 있어서,상기 제 1 회로 및 상기 제 2 회로 중 적어도 하나는 고전압 회로에 연결되고,상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터는 상기 제 1 회로 및 상기 제 2 회로 중 적어도 하나로부터의 고전압 신호가 상기 제 1 회로 및 상기 제 2 회로 중 다른 하나에 도달하는 것을 블로킹(block)하고, 상기 반송파 신호의 주파수를 갖는 신호를 통과시키고 상기 디지털 데이터 신호의 주파수를 갖는 신호를 블로킹하도록구성되고배치되는통신 회로. [청구항 10] 제 1 항에 있어서,상기 제 1 회로는,상기 반송파 신호를 생성하도록 구성되고 배치되는 오실레이터와,두 개의 입력 및 하나의 출력을 각각 갖는 제 1 and 게이트, 제 2 and 게이트, 제 3 and 게이트, 및 제 4 and 게이트―상기 제 1 and 게이트 및 상기 제 2 and 게이트의 출력은 상기 제 1 세트의 캐패시터의 개별적인 캐패시터에 연결되고, 상기 제 3 and 게이트 및 상기 제 4 and 게이트의 출력은 상기 제 2 세트의 캐패시터의 개별적인 캐패시터에 연결됨―와,제 1 인버터 회로―상기 제 1 인버터 회로는 상기 오실레이터와 상기 제 1 and 게이트 및 상기 제 3 and 게이트의 입력 사이에서 연결되고 상기 오실레이터로부터의 상기 반송파 신호를 반전시키고 상기 제 1 and 게이트 및 상기 제 3 and 게이트로 반전 반송파 신호를 제공하도록 구성되고 배치됨―와,제 2 인버터 회로―상기 제 2 인버터 회로는 상기 제 3 and 게이트 및 상기 제 4 and 게이트의 입력에 연결되고 상기 디지털 데이터 신호를 반전시키고 상기 제 3 and 게이트 및 상기 제 4 and 게이트에 반전 디지털 데이터 신호를 제공하도록 구성되고 배치됨―를 포함하되,상기 제 1 인버터 회로 및 상기 제 2 인버터 회로는 상기 제 3 and 게이트의 서로 다른 입력으로 연결되고,상기 제 1 and 게이트는 상기 반전 반송파 신호를 상기 디지털 데이터 신호와 조합함으로써 상기 혼합 데이터 신호 중 하나를 생성하도록 구성되고 배치되며, 상기 제 2 and 게이트는 상기 반송파 신호를 상기 디지털 데이터 신호와 조합함으로써 상기 혼합 데이터 신호 중 하나를 생성하도록 구성되고 배치되며, 상기 제 3 and 게이트는 상기 반전 반송파 신호를 상기 반전 디지털 데이터 신호와 조합함으로써 상기 혼합 데이터 신호 중 하나를 생성하도록 구성되고 배치되며, 상기 제 4 and 게이트는 상기 반송파 신호를 상기 반전 디지털 데이터 신호와 조합함으로써 상기 혼합 데이터 신호 중 하나를 생성하도록구성되고배치되는통신 회로. [청구항 12] 제 11 항에 있어서,상기 제 1 신호 혼합 회로는,두 개의 혼합 신호를 생성하기 위해 상기 데이터 신호를 상기 반송파 신호 및 상기 반전 반송파 신호 각각과 조합하고, 상기 제 1 세트의 캐패시터로 상기 두 개의 혼합 신호를 제공하며,두 개의 혼합 반전 신호를 생성하기 위해 상기 반전 데이터 신호를 상기 반송파 신호 및 상기 반전 반송파 신호 각각과 조합하고, 상기 제 2 세트의 캐패시터로 상기 두 개의 혼합 반전 신호를 제공하도록구성되고배치되는통신 회로. [청구항 13] 제 11 항에 있어서,상기 제 2 신호 혼합 회로는,상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터 각각에서의 값에 기초하여 피변조 데이터 신호에 대응하는 펄스 및 반전 피변조 데이터 신호에 대응하는 펄스를 생성하고, 상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터 각각으로부터의 연속적으로 이격된 펄스의 시리즈 각각에서의 첫 번째 및 마지막 펄스 중 적어도 하나에 기초하여 상기 데이터 신호의 상승 엣지 및 하강 엣지 중 적어도 하나를 식별하여 상기 펄스로부터 상기 데이터 신호를 복원함으로써, 상기 조합된 데이터 신호 및 상기 조합된 반전 데이터 신호로부터 상기 데이터 신호를 복원하도록구성되고배치되는통신 회로. [청구항 14] 제 11 항에 있어서,상기 제 2 신호 혼합 회로는 상기 데이터 신호의 상승 엣지를 결정하는 상기 제 1 세트의 캐패시터의 출력을 사용하고 상기 데이터 신호의 하강 엣지를 결정하는 상기 제 2 세트의 캐패시터의 출력을 사용함으로써, 상기 조합된 데이터 신호 및 상기 조합된 반전 데이터 신호로부터 상기 데이터 신호를 복원하도록구성되고배치되는통신 회로. [청구항 15] 제 11 항에 있어서,상기 제 1 신호 혼합 회로에 접속되고 상기 데이터 신호를 생성하도록 구성되고 배치되는 저전압 제어 회로와,상기 제 2 신호 혼합 회로에 접속되고 상기 복원된 데이터 신호를 수신하고 제어가능하게 응답하도록 구성되고 배치되는 고전압 회로더 포함하는통신 회로.