문맥 (context)
[청구항 2]
제1 항에 있어서,상기 제1 정전기방전보호부는 상기 애벌런치 항복에 따른 소정의 임계값에서의 출력전압이 상기 제2 정전기방전보호부에서 상기 트리거 동작을 수행시키는 전압보다 낮아 상기 제2 정전기방전보호부먼저 동작하는esd 보호회로.
[청구항 3]
제1 항에 있어서,상기 제1 정전기방전보호부는,상기 애벌런치 항복에 따른 소정의 임계값을 낮추기 위하여 브릿지 연결되고, n형 불순물이 고농도로 도핑 된 제1 브릿지 n도핑영역더 포함하는esd 보호회로.
[청구항 4]
제1 항에 있어서,상기 제2 정전기방전보호부의 상기 브릿지 연결된 도핑영역은 n형 불순물이 고농도로 도핑 된 제2 브릿지 n도핑영역포함하는esd 보호회로.
[청구항 5]
제1 항에 있어서,상기 제1 정전기방전보호부는,제1 노드에 연결된 이미터, 제2 노드에 연결된 베이스 및 제4 노드에 연결된 컬렉터를 포함하는 제1 pnp트랜지스터; 및상기 제2 노드에 연결된 컬렉터, 상기 제4 노드에 연결된 베이스 및 제5 노드에 연결된 이미터를 포함하는 제1 npn트랜지스터를 포함하는 제1 scr;상기 제2 노드에 연결된 소스, 제7 노드에 연결된 게이트 및 상기 제5 노드에 연결된 드레인을 포함하는 nmos트랜지스터;상기 제1 노드와 상기 제2 노드 사이에 연결된 제1 n웰저항; 및상기 제4 노드와 제6 노드 사이에 연결된 제1 p웰저항을 포함하되,상기 양의 단자는 상기 제1 노드에 연결되고, 상기 음의 단자는 상기 제7 노드연결된esd 보호회로.
[청구항 6]
제5 항에 있어서,상기 제2 정전기방전보호부는,상기 제1 노드에 연결된 이미터, 제3 노드에 연결된 베이스 및 상기 제5 노드에 연결된 컬렉터를 포함하는 제2 pnp트랜지스터; 및상기 제3 노드에 연결된 컬렉터, 상기 제5 노드에 연결된 베이스, 상기 제7 노드에 연결된 제1 이미터 및 상기 제6 노드에 연결된 제2 이미터를 포함하는 제2 npn트랜지스터를 포함하는 제2 scr;상기 제1 노드와 상기 제3 노드 사이에 연결된 제2 n웰저항; 및상기 제5 노드와 상기 제7 노드 사이에 연결된 제2 p웰저항을 포함하되,상기 양의 단자는 상기 제1 노드에 연결되고, 상기 음의 단자는 상기 제7 노드연결된esd 보호회로.
[청구항 7]
제6 항에 있어서,상기제1 scr에서 형성된 출력전압 또는 출력전류는 상기 제1 npn트랜지스터의 이미터를 통하여 상기 제5 노드에 연결된 상기 제2 pnp트랜지스터의 컬렉터, 상기 제2 npn트랜지스터의 베이스 및 상기 제2 p웰저항제공되는esd 보호회로.
[청구항 8]
제6 항에 있어서,상기제2 scr을 턴 온시키기 위한 충전에너지는 상기 제1 pnp트랜지스터의 컬렉터에서 상기 제2 npn트랜지스터의 제2 이미터제공되는esd 보호회로.
[청구항 9]
제6 항에 있어서상기 제2 scr은, 상기 제2 npn트랜지스터의 베이스와 상기 브릿지 연결된 도핑영역과의 사이에서 애벌런치 항복이 발생하면 상기 제2 npn트랜지스터가 턴 온되고, 상기 턴 온된 제2 npn트랜지스터는 상기 제2 pnp트랜지스터를 턴 온시켜, 상기 제2 npn트랜지스터와 상기 제2 pnp트랜지스터의 래치동작하는esd 보호회로.
[청구항 11]
제10 항에 있어서,상기 제1 정전기방전보호부는 상기 애벌런치 항복에 따른 소정의 임계값에서의 출력전압이 상기 제2 정전기방전보호부에서 상기 트리거 동작을 수행시키는 전압보다 낮아 상기 제2 정전기방전보호부먼저 동작하는esd 보호회로.
[청구항 12]
제10 항에 있어서,상기 제1 웰 그룹은, 제1 n도핑영역 및 제1 p도핑영역을 포함하는 제1 n웰;상기 제1 n웰과 접합되고, 제2 n도핑영역 및 제2 p도핑영역을 포함하는 제1 p웰; 상기 제1 n웰과 상기 제1 p웰 접합면에 브릿지 연결된 제1 브릿지 n도핑영역;상기 제2 n도핑영역 및 상기 제1 브릿지 n도핑영역이 드레인과 소스를 형성하고, 상기 제2 n도핑영역 과 상기 제1 브릿지 n도피영역 사이의 상기 제1 p웰 표면에 게이트를 형성하는 nmos트랜지스터; 상기 제1 n도핑영역과 상기 제1 n웰 사이에 연결된 제1 n웰저항; 및상기 제2 p도핑영역과 상기 제1 p웰 사이에 연결된 제1 p웰저항을 포함하되, 제1 노드에는 상기 양의 단자, 상기 제1 n도핑영역 및 상기 제1 p도핑영역이 연결되고, 제5 노드에는 상기 제2 n도핑영역이 연결되며, 제6 노드에는 상기 제2 p도핑영역이 연결되고, 제7 노드에는 상기 음의단자 및 상기 nmos트랜지스터의 게이트연결된esd 보호회로.
[청구항 13]
제12 항에 있어서,상기 제1 정전기방전보호부는 상기 입력전압이 상승하면 상기 제1 n도핑영역과 상기 제1 n웰 사이의 전위는 상승하고, 상기 제1 브릿지 n도핑영역과 상기 제1 p웰 접합면은 역방향 바이어스 상태여서 소정의 임계값에서 애벌런치 항복발생하는esd 보호회로.
[청구항 14]
제12 항에 있어서,상기 제2 웰 그룹은, 제3 n도핑영역 및 제3 p도핑영역을 포함하는 제2 n웰;상기 제2 n웰과 접합되고, 제4 n도핑영역, 제4 p도핑영역, 제5 n도핑영역 및 제5 p도핑영역 을 포함하는 제2 p웰; 상기 제2 n웰과 상기 제2 p웰 접합면에 브릿지 연결된 제2 브릿지 n도핑영역;상기 제3 n도핑영역과 상기 제2 n웰 사이에 연결된 제2 n웰저항; 및상기 제5 p도핑영역과 상기 제2 p웰 사이에 연결된 제2 p웰저항을 포함하되,상기 제1 노드에는 상기 제3 n도핑영역 및 상기 제3 p도핑영역이 연결되고, 상기 제5 노드에는 상기 제4 p도핑영역이 연결되며, 상기 제6 노드에는 상기 제5 n도핑영역이 연결되고, 상기 제7 노드에는 상기 제4 n도핑영역 및 상기 제5 p도핑영역연결된esd 보호회로.
[청구항 15]
제14 항에 있어서,상기 제1 정전기방전보호부에서 형성된 출력전압 또는 출력전류는 상기 제2 n도핑영역을 통하여 상기 제5 노드에 연결된 상기 제4 p도핑영역제공되는esd 보호회로.
[청구항 16]
제14 항에 있어서,상기 제2 정전기방전보호부를 상기 트리거 동작을 시키기 위한 충전에너지는 상기 제2 p도핑영역에서 상기 제5 n도핑영역제공되는esd 보호회로.
[청구항 17]
제14 항에 있어서,상기 제2 정전기방전보호부는 상기 제2 p웰과 상기 제2 브릿지 n도핑영역 사이에서 애벌런치 항복이 발생하여 트리거 동작수행하는esd 보호회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
제1 정전기방전보호부와 제2 정전기방전보호부 중 어느 것이 먼저 동작하며, 그러한 동작 순서가 결정되는 전압 조건은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation제1 정전기방전보호부와 제2 정전기방전보호부의 동작 순서 및 그 순서를 결정하는 전압 조건을 파악해야 한다.
-
2정보 추출
information_extraction청구항 2 및 청구항 11에서 두 보호부의 동작 순서와 관련된 전압 조건을 추출한다.
- 상기 제1 정전기방전보호부는 상기 애벌런치 항복에 따른 소정의 임계값에서의 출력전압이 상기 제2 정전기방전보호부에서 상기 트리거 동작을 수행시키는 전압보다 낮아 상기 제2 정전기방전보호부먼저 동작하는
-
3근거 선택
evidence_selection제2 정전기방전보호부가 먼저 동작한다는 내용과 그 조건인 출력전압 비교 구절을 선택한다.
- 상기 제1 정전기방전보호부는 상기 애벌런치 항복에 따른 소정의 임계값에서의 출력전압이 상기 제2 정전기방전보호부에서 상기 트리거 동작을 수행시키는 전압보다 낮아
-
4논리 통합
logical_integration제1 보호부의 임계값 출력전압이 제2 보호부의 트리거 전압보다 낮기 때문에 제2 보호부가 먼저 동작함을 알 수 있다.
-
5결론 도출
conclusion_formulation동작 순서는 제2 정전기방전보호부가 먼저이며, 조건은 제1 보호부의 임계값 출력전압이 제2 보호부의 트리거 전압보다 낮은 경우이다.
-
6답변 생성
answer_generation질문에 대해 추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
제2 정전기방전보호부가 먼저 동작하며, 그러한 동작 순서가 결정되는 전압 조건은 상기 제1 정전기방전보호부의 애벌런치 항복에 따른 소정의 임계값에서의 출력전압이 상기 제2 정전기방전보호부에서 상기 트리거 동작을 수행시키는 전압보다 낮은 것이다.
핵심 해석 (core_interpretation)
제1 정전기방전보호부의 출력전압을 제2 정전기방전보호부의 트리거 전압보다 낮게 설정함으로써, 제2 정전기방전보호부가 우선적으로 동작하도록 설계된 ESD 보호회로 기술이다.