박막 트랜지스터 기판, 박막 트랜지스터 기판 리페어 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치 리페어 방법 document_id 1020120110691

[청구항 1] 기판; 상기 기판 상에 형성되고, 활성층, 상기 활성층과 절연된 게이트 전극, 상기 게이트 전극과 이격되고 상기 활성층과 연결된 소스 전극 및 드레인 전극을 구비하는 박막 트랜지스터 상기 기판 상에 형성되고 제1 캐패시터 전극 및 제2 캐패시터 전극을 구비하는 캐패시터 상기 제1 캐패시터 전극에 전압을 인가하도록 상기 제1 캐패시터 전극과 연결된 제1 배선 상기 제2 캐패시터 전극에 전압을 인가하도록 상기 제2 캐패시터 전극과 연결된 제2 배선 상기 제1 캐패시터 전극 및 제2 캐패시터 전극과 이격된 제1 도전 패턴층 상기 제1 도전 패턴층과 이격되고 상기 제1 도전 패턴층과 중첩되도록 형성된 제2 도전 패턴층 상기 제1 도전 패턴층과 연결되고 상기 제2 도전 패턴층과 이격되고 상기 제2 배선과 적어도 일 영역에서 중첩되는 제1 도선 패턴; 및 상기 제2 도전 패턴층과 연결되고 상기 제1 도전 패턴층 및 상기 제1 도선 패턴과 이격되고 상기 제1 배선과 적어도 일 영역에서 중첩되는 제2 도전 패턴을 구비하는 박막 트랜지스터 기판 [청구항 2] 제1 항에 있어서,상기 제1 도전 패턴층은 상기 제1 캐패시터 전극과 동일한 층에 상기 제1 캐패시터 전극과 동일한 재료형성되는박막 트랜지스터 기판. [청구항 3] 제1 항에 있어서,상기 제2 도전 패턴층은 상기 제2 캐패시터 전극과 동일한 층에 상기 제2 캐패시터 전극과 동일한 재료형성되는박막 트랜지스터 기판. [청구항 4] 제1 항에 있어서,상기 제1 도전 패턴층은 상기 게이트 전극과 동일한 층에 상기 게이트 전극과 동일한 재료형성되는박막 트랜지스터 기판. [청구항 5] 제1 항에 있어서,상기 제2 도전 패턴층은 상기 소스 전극 또는 드레인 전극과 동일한 층에 상기 소스 전극 또는 드레인 전극과 동일한 재료형성되는박막 트랜지스터 기판. [청구항 6] 제1 항에 있어서,상기 제1 캐패시터 전극과 상기 제2 캐패시터 전극 사이에 파티클 기타 이물이 배치되어 상기 캐패시터에 쇼트 불량이 발생한 경우,상기 캐패시터로의 전압 인가를 차단하고,상기 제1 도전 패턴층 및 상기 제2 도전 패턴층이 상기 캐패시터의 기능을 대신하여 리페어 캐패시터형성하는박막 트랜지스터 기판. [청구항 7] 제6 항에 있어서,상기 제1 배선의 영역 중 상기 제2 도선 패턴과 중첩되는 영역보다 상기 제1 캐패시터 전극과 가까운 영역에 제1 절단부가 형성되고, 상기 제2 배선의 영역 중 상기 제1 도선 패턴과 중첩되는 영역보다 상기 제2 캐패시터 전극과 가까운 영역에 제2 절단부가형성되는박막 트랜지스터 기판. [청구항 8] 제7 항에 있어서,상기 제1 도선 패턴과 상기 제2 배선이 중첩되는 영역에 상기 제1 도선 패턴과 상기 제2 배선을 연결하도록 형성된 제1 웰딩부; 및상기 제2 도선 패턴과 상기 제1 배선이 중첩되는 영역에 상기 제2 도선 패턴과 상기 제1 배선을 연결하도록 형성된제2 웰딩부를포함하는박막 트랜지스터 기판. [청구항 9] 제1 항에 있어서,상기 제1 도전 패턴층 또는 상기 제2 도전 패턴층은 상기 캐패시터에 쇼트 불량이 발생하지 않은 경우 더미 패턴의 기능수행하는박막 트랜지스터 기판. [청구항 13] 기판; 상기 기판 상에 형성되고 제1 전극, 제2 전극 및 상기 제1 전극과 제2 전극 사이에 배치되고 적어도 유기 발광층을 구비하는 중간층을 포함하는 유기 발광 소자 상기 기판 상에 형성되고 제1 캐패시터 전극 및 제2 캐패시터 전극을 구비하는 캐패시터 상기 제1 캐패시터 전극에 전압을 인가하도록 상기 제1 캐패시터 전극과 연결된 제1 배선 상기 제2 캐패시터 전극에 전압을 인가하도록 상기 제2 캐패시터 전극과 연결된 제2 배선 상기 제1 캐패시터 전극 및 제2 캐패시터 전극과 이격된 제1 도전 패턴층 상기 제1 도전 패턴층과 이격되고 상기 제1 도전 패턴층과 중첩되도록 형성된 제2 도전 패턴층 상기 제1 도전 패턴층과 연결되고 상기 제2 도전 패턴층과 이격되고 상기 제2 배선과 적어도 일 영역에서 중첩되는 제1 도선 패턴; 및 상기 제2 도전 패턴층과 연결되고 상기 제1 도전 패턴층 및 상기 제1 도선 패턴과 이격되고 상기 제1 배선과 적어도 일 영역에서 중첩되는 제2 도전 패턴을 구비하는 유기 발광 표시 장치 [청구항 14] 제13 항에 있어서,상기 제1 도전 패턴층은 상기 제1 캐패시터 전극과 동일한 층에 상기 제1 캐패시터 전극과 동일한 재료형성되는유기 발광 표시 장치. [청구항 15] 제13 항에 있어서,상기 제2 도전 패턴층은 상기 제2 캐패시터 전극과 동일한 층에 상기 제2 캐패시터 전극과 동일한 재료형성되는유기 발광 표시 장치. [청구항 16] 제13 항에 있어서,상기 기판 상에 형성된 활성층, 상기 활성층과 절연된 게이트 전극, 상기 게이트 전극과 이격되고 상기 활성층과 연결된 소스 전극 및 드레인 전극을 구비하는 박막 트랜지스터를 더 포함하고,상기 제1 도전 패턴층은 상기 게이트 전극과 동일한 층에 상기 게이트 전극과 동일한 재료형성되는유기 발광 표시 장치. [청구항 17] 제13 항에 있어서,상기 기판 상에 형성된 활성층, 상기 활성층과 절연된 게이트 전극, 상기 게이트 전극과 이격되고 상기 활성층과 연결된 소스 전극 및 드레인 전극을 구비하는 박막 트랜지스터를 더 포함하고,상기 제2 도전 패턴층은 상기 소스 전극 또는 드레인 전극과 동일한 층에 상기 소스 전극 또는 드레인 전극과 동일한 재료형성되는유기 발광 표시 장치. [청구항 18] 제13 항에 있어서,상기 제1 캐패시터 전극과 상기 제2 캐패시터 전극 사이에 파티클 기타 이물이 배치되어 상기 캐패시터에 쇼트 불량이 발생한 경우,상기 캐패시터로의 전압 인가를 차단하고,상기 제1 도전 패턴층 및 상기 제2 도전 패턴층이 상기 캐패시터의 기능을 대신하여 리페어 캐패시터형성하는유기 발광 표시 장치. [청구항 19] 제18 항에 있어서,상기 제1 배선의 영역 중 상기 제2 도선 패턴과 중첩되는 영역보다 상기 제1 캐패시터 전극과 가까운 영역에 제1 절단부가 형성되고, 상기 제2 배선의 영역 중 상기 제1 도선 패턴과 중첩되는 영역보다 상기 제2 캐패시터 전극과 가까운 영역에 제2 절단부가형성되는유기 발광 표시 장치. [청구항 20] 제19 항에 있어서,상기 제1 도선 패턴과 상기 제2 배선이 중첩되는 영역에 상기 제1 도선 패턴과 상기 제2 배선을 연결하도록 형성된 제1 웰딩부; 및상기 제2 도선 패턴과 상기 제1 배선이 중첩되는 영역에 상기 제2 도선 패턴과 상기 제1 배선을 연결하도록 형성된제2 웰딩부를포함하는유기 발광 표시 장치. [청구항 21] 제13 항에 있어서,상기 캐패시터는 상기 유기 발광 표시 장치의 화상이 구현되는표시 영역또는상기표시 영역주변의회로 영역배치된것을특징으로 하는유기 발광 표시 장치. [청구항 22] 제13 항에 있어서,상기 캐패시터는 상기 유기 발광 표시 장치의 화상이 구현되는표시 영역또는상기표시 영역주변의회로 영역배치된것을특징으로 하는유기 발광 표시 장치. [청구항 23] 제13 항에 있어서,상기 제1 도전 패턴층 또는 상기 제2 도전 패턴층은 상기 캐패시터에 쇼트 불량이 발생하지 않은 경우 더미 패턴의 기능수행하는유기 발광 표시 장치.