가공데이터 · 특허 지식베이스

클럭 생성 회로 document_id 1020120151739

출원번호
1020120151739
분류
전기(H섹션)
문맥 (context)
[청구항 1] 인에이블 신호가 인에이블되면 입력 클럭의 주파수에 대응하는 카운팅 코드를 생성하는 카운팅 코드 생성부 상기 카운팅 코드를 디코딩하여 제어 코드를 생성하는 제어 코드 생성부; 및 상기 제어 코드에 응답하여 출력 클럭의 주파수를 결정하는 주기 가변 오실레이팅부를 포함하는 것을 특징으로 하는 클럭 생성 회로 [청구항 2] 제 1 항에 있어서,코드 생성부는상기 인에이블 신호가 인에이블되면 상기 입력 클럭의 주파수에 대응하는 인에이블 구간을 갖는 오실레이터 인에이블 신호를 생성하는 오실레이터 인에이블 신호 생성부,상기 인에이블 신호 및 상기 오실레이터 인에이블 신호에 응답하여 오실레이터 신호를 생성하는 오실레이터, 및상기 오실레이터 신호를 카운팅하여 상기 카운팅 코드를 생성하는코드생성부포함하는것을특징으로 하는클럭 생성 회로. [청구항 3] 제 2 항에 있어서,레이터 인에이블 신호 생성부는상기 인에이블 신호가 인에이블되면 상기 입력 클럭에 응답하여 제 1 코드를 카운팅하는 제 1 카운팅부,상기 제 1 코드를 디코딩하여 디코딩 신호를 생성하는 디코딩부, 및상기 인에이블 신호가 인에이블되면 상기 오실레이터 인에이블 신호를 인에이블시키고, 상기 디코딩 신호가 인에이블되면 상기 오실레이터 인에이블 신호를 디스에이블시키는신호 생성부포함하는것을특징으로 하는클럭 생성 회로. [청구항 4] 제 3 항에 있어서,상기 제 1 카운팅부는상기 인에이블 신호가 인에이블되면 상기 입력 클럭이 특정 레벨로 천이할 때마다상기제1코드의코드값증가시키는것을특징으로 하는클럭 생성 회로. [청구항 5] 제 4 항에 있어서,상기 디코딩부는상기 제 1 코드의 코드 값이 기설정된 코드 값 이상이면상기디코딩 신호를인블시키는것을특징으로 하는클럭 생성 회로. [청구항 6] 제 3 항에 있어서,코드 생성부는상기 오실레이터 인에이블 신호가 디스에이블되면 리셋 펄스를 생성하는리셋펄스생성부더포함하는것을특징으로 하는클럭 생성 회로. [청구항 7] 제 6 항에 있어서,레이터는상기 오실레이터 인에이블 신호 및 상기 인에이블 신호가 모두 인에이블되면 상기 오실레이터신호생성하는것을특징으로 하는클럭 생성 회로. [청구항 8] 제 7 항에 있어서,상기 코드 생성부는상기 오실레이터 신호에 응답하여 제 2 코드를 카운팅하는 제 2 카운팅부, 및상기 오실레이터 인에이블 신호가 인에이블되면 상기 제 2 코드를 입력 받아 래치하고, 상기 오실레이터 인에이블 신호가 디스에이블되면 상기 제 2 코드를 상기 카운팅 코드로서 출력하는 래치부를포함하는것을특징으로 하는클럭 생성 회로. [청구항 9] 제 8 항에 있어서,상기 제 2 카운팅부는 상기 리셋 펄스에 응답하여초기화하는것을특징으로 하는클럭 생성 회로. [청구항 10] 제 8 항에 있어서,상기 제 2 카운팅부는상기 오실레이터 신호가 특정 레벨로 천이할 때마다상기제2코드의코드값증가시키는것을특징으로 하는클럭 생성 회로. [청구항 11] 제 1 항에 있어서,상기 제어 코드는 복수개의 비트 신호를 포함하며.상기 제어 코드 생성부는상기 카운팅 코드를 디코딩하여상기복수개의비트신호중하나의비트신호를인블시키는것을특징으로 하는클럭 생성 회로. [청구항 12] 제 1 항에 있어서,상기 주기 가변 오실레이팅부는상기 인에이블 신호가 인에이블되면 상기 출력 클럭을 반전시켜 반전 클럭으로서 출력하는 반전 제어부, 및상기 제어 코드에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 상기 반전 클럭을 지연시켜 상기 출력 클럭으로서 출력하는 가변 지연부를포함하는것을특징으로 하는클럭 생성 회로. [청구항 13] 제 12 항에 있어서,상기 가변 지연부는직렬로 연결된 복수개의 단위 지연부를 구비한 지연부, 및상기 제어 코드에 응답하여 상기 복수개의 단위 지연부 중 하나의 단위 지연부에 상기 반전 클럭을 입력시키는입력선택부포함하는것을특징으로 하는클럭 생성 회로. [청구항 14] 제 13 항에 있어서,상기 입력 선택부는복수개의 스위치를 포함하며,상기 복수개의 스위치 각각은 상기 복수개의 단위 지연부 각각의 입력단에 연결되고,상기 제어 코드에 응답하여 상기 복수개의 스위치중 하나의 스위치만이 턴온되어 자신과 연결된 단위 지연부에상기반전클럭전달하는것을특징으로 하는클럭 생성 회로. [청구항 15] 인에이블 신호가 인에이블되면 오실레이터 신호 및 입력 클럭에 응답하여 제 1 코드 및 제 2 코드를 생성하며, 상기 제 2 코드를 카운팅 코드로서 출력하는 카운팅 코드 생성부 상기 카운팅 코드를 디코딩하여 제어 코드를 생성하는 제어 코드 생성부; 및 상기 제어 코드에 응답하여 지연 시간을 결정하고, 결정된 지연 시간에 대응하는 주기를 갖는 출력 클럭을 생성하는 주기 가변 오실레이팅부를 포함하는 것을 특징으로 하는 클럭 생성 회로 [청구항 16] 제 15 항에 있어서,코드 생성부는상기 인에이블 신호가 인에이블되면 상기 입력 클럭이 특정 레벨로 천이할 때마다 상기 제 1 코드의 코드 값을 증가시키고,상기 인에이블 신호가 인에이블되면 상기 오실레이터 신호가 특정 레벨로 천이할 때마다 상기 제 2 코드의 코드 값을 증가시키며,상기 제 1 코드의 코드 값이 설정된 코드 값일 때의 상기 제 2 코드를 상기 카운팅코드출력하는것을특징으로 하는클럭 생성 회로. [청구항 17] 제 16 항에 있어서,코드 생성부는상기 인에이블 신호가 인에이블되면 상기 입력 클럭이 특정 레벨로 천이할 때마다 상기 제 1 코드의 코드 값을 증가시키는 제 1 카운팅부,상기 제 1 코드를 디코딩하여 상기 제 1 코드의 코드 값이 상기 설정된 코드값이면 디코딩 신호를 인에이블시키는 디코딩부, 상기 인에이블 신호가 인에이블되면 오실레이터 인에이블 신호를 인에이블시키고, 상기 디코딩 신호가 인에이블되면 상기 오실레이터 인에이블 신호를 디스에이블시키는 오실레이터 인에이블 신호 생성부,상기 인에이블 신호 및 상기 오실레이터 인에이블 신호가 모두 인에이블되면 상기 오실레이터 신호를 생성하는 오실레이터,상기 오실레이터 신호가 특정 레벨로 천이할 때마다 상기 제 2 코드의 코드 값을 증가시키는 제 2 카운팅부, 및상기 오실레이터 인에이블 신호가 인에이블되면 상기 제 2 코드를 래치하고, 상기 오실레이터 인에이블 신호가 디스에이블되면 래치된 상기 제 2 코드를 상기 카운팅 코드로서 출력하는 래치부를포함하는것을특징으로 하는클럭 생성 회로. [청구항 18] 제 17 항에 있어서,코드 생성부는상기 오실레이터 신호가 디스에이블되면 리셋 펄스를 생성하는 리셋 펄스 생성부를 더 포함하며,상기 래치부는상기 리셋 펄스가 입력되면 래치된상기제2코드의코드값을초기화시키는것을특징으로 하는클럭 생성 회로. [청구항 19] 제 15 항에 있어서,상기 주기 가변 오실레이팅부는상기 인에이블 신호가 인에이블되면 상기 출력 클럭을 반전시켜 반전 클럭으로서 출력하는 반전 제어부, 및상기 제어 코드에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 상기 반전 클럭을 지연시켜 상기 출력 클럭으로서 출력하는 가변 지연부를포함하는것을특징으로 하는클럭 생성 회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
클럭 생성 회로에서 카운팅 코드 생성부가 제 2 코드를 카운팅 코드로서 출력하기 위해 거쳐야 하는 오실레이터 인에이블 신호의 상태 변화 과정은 어떠한가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    카운팅 코드 생성부가 제 2 코드를 카운팅 코드로 출력하기 위해 필요한 오실레이터 인에이블 신호의 상태 변화 과정을 파악해야 한다.

  2. 2정보 추출information_extraction

    청구항 8항과 17항에서 래치부의 동작과 오실레이터 인에이블 신호의 상태에 따른 제 2 코드의 처리 방식을 추출한다.

    • 상기 오실레이터 인에이블 신호가 인에이블되면 상기 제 2 코드를 입력 받아 래치하고, 상기 오실레이터 인에이블 신호가 디스에이블되면 상기 제 2 코드를 상기 카운팅 코드로서 출력하는 래치부
  3. 3근거 선택evidence_selection

    제 2 코드가 래치되는 시점(인에이블)과 출력되는 시점(디스에이블)에 대한 직접적인 근거를 선택한다.

    • 상기 오실레이터 인에이블 신호가 인에이블되면 상기 제 2 코드를 입력 받아 래치하고, 상기 오실레이터 인에이블 신호가 디스에이블되면 상기 제 2 코드를 상기 카운팅 코드로서 출력하는 래치부
  4. 4논리 통합logical_integration

    오실레이터 인에이블 신호가 '인에이블' 상태일 때는 제 2 코드를 래치하고, 이후 '디스에이블' 상태로 변화할 때 래치된 코드를 출력한다는 논리적 순서를 구성한다.

  5. 5결론 도출conclusion_formulation

    질문에 답하기 위해 신호가 인에이블되어 래치된 후, 디스에이블됨으로써 출력이 이루어지는 과정을 정리한다.

  6. 6답변 생성answer_generation

    최종적으로 오실레이터 인에이블 신호가 인에이블되어 제 2 코드를 래치한 후, 디스에이블 상태로 변화하여 제 2 코드를 카운팅 코드로 출력하는 과정을 기술한다.

    • 상기 오실레이터 인에이블 신호가 인에이블되면 상기 제 2 코드를 입력 받아 래치하고, 상기 오실레이터 인에이블 신호가 디스에이블되면 상기 제 2 코드를 상기 카운팅 코드로서 출력하는 래치부
최종 답변 (final_answer)
오실레이터 인에이블 신호가 인에이블되면 제 2 코드를 입력 받아 래치하고, 이후 오실레이터 인에이블 신호가 디스에이블되면 래치된 제 2 코드를 카운팅 코드로서 출력하는 과정을 거친다.
핵심 해석 (core_interpretation)
카운팅 코드 생성부 내의 래치부가 오실레이터 인에이블 신호의 인에이블 및 디스에이블 상태 변화에 따라 제 2 코드를 래치하거나 카운팅 코드로 출력함으로써 데이터의 출력 시점을 제어하는 기술이다.