문맥 (context)
[청구항 1]
입력과 출력의 오차를 발생시키고 신호를 누적한 후 양자화하는 복수의 병렬 변조모듈 및 상기 복수의 병렬 변조모듈로부터 출력되는 병렬신호들로부터 잡음을 제거하는 복수의 필터로 이루어진 디지털 필터부를 포함한 시그마델타 변조기에 있어서,
상기 디지털 필터부는,
각 변조모듈의 출력으로부터 계산된 신호를 입력신호로 받는 복수의 지연블록
상기 복수의 지연블록들과 쌍으로 연결된 복수의 하위 병렬 필터부; 및
상기 복수의 하위 병렬 필터부의 병렬 출력들을 직렬신호로 변환하는 병렬-직렬변환부를 포함하는 것을 특징으로 하는 병렬처리 시그마델타 변조기
[청구항 3]
제1항에 있어서,상기 변조모듈은 입력과 출력의 오차를 발생시키고 신호를 누적시키는 델타시그마블록과 상기 델타시그마블록의 출력을 양자화하는양자화블록으로이루어진것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 4]
제3항에 있어서,상기 변조모듈의 델타시그마블록과 양자화블록 사이에는적어도하나의하위델타시그마블록더구비한것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 5]
제4항에 있어서,상기 하위 델타시그마블록은 입력과 출력의 오차를 발생시키는 델타블록과 신호를 누적시키는시그마블록으로이루어진것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 6]
제5항에 있어서,상기 하위 델타시그마블록 중n(2 이상 자연수)번째 하위 델타시그마블록은,입력신호를 제1입력신호로 하고 n-1번째 하위델타시그마블록의 양자화블록의 출력을 제2입력신호로 입력받아 오차를 발생시키는 델타블록; 전단 델타블록의 출력을 제1입력신호로 하고 n-1번째 하위 델타시그마블록의 시그마블록 출력을 제2입력신호로 받아 두 신호를 누적시키는시그마블록으로이루어진것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 7]
제5항 또는 제6항에 있어서,상기 델타블록은 뺄셈기이고, 상기 시그마블록은 덧셈기이며, 상기 양자화블록은양자화기인것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 8]
제1항에 있어서,상기 디지털 필터부는 변형(modified)된 fir(finite impulse response) 필터로 제1파트와 제2파트로 구성되고, 각 파트는 가변지연블록(vd), 덧셈기(ad)및이득부구성된것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 9]
제1항에 있어서,상기 디지털 필터부는 변형된 병렬 fir필터이고, 복수의 제1필터부로 구성된 제1파트와 복수의 제2필터부로 이루어진제2파트로이루어진것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 10]
제9항에 있어서,상기 제1필터부는, 상기 복수의 변조모듈의 출력을 입력신호로 받는 복수의 지연블록;상기 복수의 지연블록의 출력값 중 하나를 선택하는 먹스(mux);상기 먹스의 출력과 상기 복수의 변조모듈의 출력을 합산하는 덧셈기 및상기 덧셈기의 출력을 나누기하는이득부구성된것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 11]
제9항에 있어서,상기 제2필터부는, 상기 복수의 변조모듈의 출력을 입력신호로 받는 복수의 지연블록;상기 복수의 변조모듈의 출력과 상기 복수의 지연블록의 출력값 중 하나를 선택하는먹스구성된것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 12]
제10항에 있어서,상기 이득부는 고속 처리를 위한비트쉬프트연산자인것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 14]
제1항에 있어서,상기 하위 병렬 필터부는,각 변조모듈의 출력을 지연시키는 복수의 지연블록과, 상기 지연블록의 출력과 각 변조모듈의 출력을 입력신호로 받아 선택하여 출력하는 먹스와 상기 변조모듈의 출력과 먹스의 출력을 합산하는덧셈기포함하는것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 15]
제14항에 있어서,상기n개의 하위 병렬 필터부 중 m(m003c#n)번째 하위 병렬 필터부는,제1 변조모듈 내지 제m 변조모듈의 출력을 소정 시간 지연시키는 복수의 지연블록;상기 제m 변조모듈의 출력과, 상기 복수의 지연블록의 출력들을 입력신호로 받아 이 중 하나의 신호를 선택하여 출력하는 먹스;상기 제m 변조모듈의 출력을 입력신호로 받는 제1 이득부;상기 먹스의 출력을 입력신호로 받는 제2 이득부; 및상기 제1 이득부와 상기 제2 이득부의 출력을 합산하는덧셈기포함하는것을특징으로 하는병렬처리 시그마델타 변조기
[청구항 16]
제1항에 있어서,변조모듈은 입력과 출력의 오차를 발생시키는 델타블록과, 신호를 누적시키는 시그마블록과 시그마블록의 출력을 양자화하는 양자화블록을 구비하고,각 변조모듈을 구성하는 델타블록은 입력신호의 전단의 입력신호를 처리하는 변조모듈의 양자화블록의 출력을 피드백받아 입력신호와의 오차를 발생시키고,각 변조모듈을 구성하는 시그마블록은 델타블록의 출력과 입력신호의 전단의 입력신호를 처리하는변조모듈의시그마블록의출력을피드백합산하는것을특징으로 하는병렬처리 시그마델타 변조기
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
병렬처리 시그마델타 변조기에서 n번째 하위 델타시그마블록의 델타블록과 시그마블록이 각각 어떤 신호들을 입력받아 동작하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretationn번째 하위 델타시그마블록 내의 델타블록과 시그마블록이 각각 어떤 입력 신호를 받는지 파악해야 한다.
-
2정보 추출
information_extraction청구항 6에서 n번째 하위 델타시그마블록의 구성 요소인 델타블록과 시그마블록의 입력 신호에 관한 정보를 추출한다.
- n(2 이상 자연수)번째 하위 델타시그마블록은,입력신호를 제1입력신호로 하고 n-1번째 하위델타시그마블록의 양자화블록의 출력을 제2입력신호로 입력받아 오차를 발생시키는 델타블록; 전단 델타블록의 출력을 제1입력신호로 하고 n-1번째 하위 델타시그마블록의 시그마블록 출력을 제2입력신호로 받아 두 신호를 누적시키는시그마블록
-
3근거 선택
evidence_selection델타블록의 입력(제1입력신호, 제2입력신호)과 시그마블록의 입력(제1입력신호, 제2입력신호)에 대한 구체적인 정의를 선택한다.
- 입력신호를 제1입력신호로 하고 n-1번째 하위델타시그마블록의 양자화블록의 출력을 제2입력신호로 입력받아 오차를 발생시키는 델타블록; 전단 델타블록의 출력을 제1입력신호로 하고 n-1번째 하위 델타시그마블록의 시그마블록 출력을 제2입력신호로 받아 두 신호를 누적시키는시그마블록
-
4논리 통합
logical_integration델타블록은 입력신호와 n-1번째 양자화블록의 출력을 입력받고, 시그마블록은 전단 델타블록의 출력과 n-1번째 시그마블록의 출력을 입력받음을 연결한다.
-
5결론 도출
conclusion_formulation질문에 따라 델타블록과 시그마블록의 입력 신호를 정리하여 답변을 구성한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
n번째 하위 델타시그마블록의 델타블록은 입력신호를 제1입력신호로 하고, n-1번째 하위 델타시그마블록의 양자화블록의 출력을 제2입력신호로 입력받아 동작하며, 시그마블록은 전단 델타블록의 출력을 제1입력신호로 하고, n-1번째 하위 델타시그마블록의 시그마블록 출력을 제2입력신호로 입력받아 동작한다.
핵심 해석 (core_interpretation)
본 발명은 하위 델타시그마블록이 이전 단계(n-1번째)의 양자화 출력 및 시그마 출력과 현재 단계의 입력 신호를 연쇄적으로 처리함으로써 병렬 처리를 수행하는 구조를 정의하고 있다.