문맥 (context)
[청구항 1]
리세스를 갖는 기판
상기 리세스를 갭필하고 상기 기판 표면 위로 돌출된 게이트
상기 게이트 상에 형성된 게이트절연층
상기 게이트절연층 상에 형성된 활성영역
상기 게이트 상부의 상기 활성영역 내에 형성된 채널영역; 및
상기 채널영역 양측에 형성된 소스/드레인영역
을 포함하는 반도체장치
[청구항 2]
제1항에 있어서,상기 게이트의 상부 표면은 상기 리세스의 프로파일이 전사된 리세스된 표면갖는반도체장치.
[청구항 3]
제1항에 있어서,상기 게이트는 상기 게이트절연층에 접하는 도프드 실리콘함유전극포함하는반도체장치.
[청구항 4]
제1항에 있어서,상기 게이트는 금속함유전극과 도프드 실리콘함유전극이 적층되며, 상기 도프드 실리콘함유전극이상기게이트절연층접촉하는구조인반도체장치.
[청구항 5]
제4항에 있어서,상기 금속함유전극과 실리콘함유전극 사이에 형성된 배리어더 포함하는반도체장치.
[청구항 6]
제1항에 있어서,상기 게이트 양측에 형성된 층간절연층;상기 게이트와 기판 사이에 형성된 절연층; 및상기 절연층과 기판 사이에 형성된 접착층더 포함하는반도체장치.
[청구항 7]
제1항에 있어서,상기 활성영역은 실리콘에피택셜층포함하는반도체장치.
[청구항 8]
n 채널 트랜지스터와 p 채널 트랜지스터를 포함하는 반도체장치로서,
상기 n 채널 트랜지스터와 p 채널 트랜지스터 중 적어도 어느 하나의 트랜지스터는,
리세스를 갖는 기판
상기 리세스를 갭필하고 상기 기판 표면 위로 돌출된 리버스 리세스 게이트
상기 리버스 리세스 게이트 상에 형성된 게이트절연층
상기 게이트절연층 상에 형성된 채널영역; 및
상기 채널영역 양측에 형성된 소스/드레인영역
을 포함하는 반도체장치
[청구항 9]
제8항에 있어서,상기 리버스 리세스 게이트는 상기 리세스를 매립하는 금속함유전극, 상기 금속함유전극 상의 배리어 및 상기 배리어 상의 도프드 실리콘함유전극을 포함하며, 상기 도프드 실리콘함유전극이상기채널영역아래위치하는구조인반도체장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 1 내지 7의 구성을 포함하는 반도체장치에서, 게이트가 금속함유전극과 도프드 실리콘함유전극으로 적층되어 구성될 경우, 게이트절연층과 직접 접촉하는 구성요소는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation게이트가 금속함유전극과 도프드 실리콘함유전극으로 적층된 경우, 게이트절연층과 직접 접촉하는 구성요소를 찾는 것이다.
-
2정보 추출
information_extraction청구항 4에서 게이트가 금속함유전극과 도프드 실리콘함유전극이 적층된 구조임을 확인한다.
- 상기 게이트는 금속함유전극과 도프드 실리콘함유전극이 적층되며
-
3근거 선택
evidence_selection청구항 4의 후반부에서 도프드 실리콘함유전극이 게이트절연층과 접촉한다는 구절을 선택한다.
- 상기 도프드 실리콘함유전극이상기게이트절연층접촉하는구조
-
4논리 통합
logical_integration게이트의 적층 구조 중 도프드 실리콘함유전극이 게이트절연층과 접촉한다고 명시되어 있다.
- 상기 도프드 실리콘함유전극이상기게이트절연층접촉하는구조
-
5결론 도출
conclusion_formulation따라서 게이트절연층과 직접 접촉하는 구성요소는 도프드 실리콘함유전극이다.
- 상기 도프드 실리콘함유전극이상기게이트절연층접촉하는구조
-
6답변 생성
answer_generation질문에 대한 직접적인 답변인 '도프드 실리콘함유전극'을 추출한다.
- 도프드 실리콘함유전극
최종 답변 (final_answer)
도프드 실리콘함유전극
핵심 해석 (core_interpretation)
본 발명은 금속함유전극과 도프드 실리콘함유전극이 적층된 게이트 구조를 가지며, 이 중 도프드 실리콘함유전극이 게이트절연층과 직접 접촉하도록 구성된 반도체장치에 관한 것이다.