입력 보호 회로 document_id 1020130022550

[청구항 2] 제1항에 있어서,상기 제1 트랜지스터가 n형의 전계 효과형 트랜지스터이고, 그 드레인이 상기 입력 단자에 접속되어 있고,상기 제1 트랜지스터의 소스가 상기 제2 트랜지스터의 드레인에 접속되어 있고,상기 제2 트랜지스터가 p형의 전계 효과형 트랜지스터이고, 그 소스가 상기 전자 회로접속되어 있는입력 보호 회로. [청구항 3] 제2항에 있어서,상기 제1 트랜지스터의 게이트ㆍ소스간에 접속된 제1 다이오드와,상기 제2 트랜지스터의 게이트ㆍ소스간에 접속된 제2 다이오드더 구비하는입력 보호 회로. [청구항 4] 제3항에 있어서,상기 전압 제어 회로는,상기 입력 전압을 모니터하기 위한 제1 전압 버퍼와,상기 제1 트랜지스터의 게이트로 상기 입력 전압과 소정 전압의 합을 출력하는 제1 레벨 시프트 회로와,상기 제2 트랜지스터의 게이트로 상기 입력 전압과 소정 전압의 차를 입력하는 제2 레벨 시프트 회로구비하고있고,상기 소정 전압은, 상기 전자 회로의 정전원 전압보다 작음과 함께, 상기 전자 회로의 부전원 전압보다 큰 입력 보호 회로. [청구항 5] 제3항 또는 제4항에 있어서,상기제1 및 제2 다이오드제너 다이오드인입력 보호 회로. [청구항 6] 제3항 또는 제4항에 있어서,상기제1 및 제2 다이오드는, 대응하는 상기 트랜지스터의 게이트ㆍ소스간 또는 게이트ㆍ드레인간에 역방향으로 접속된 pn 접합형다이오드인입력 보호 회로. [청구항 7] 제3항 또는 제4항에 있어서,상기제1 및 제2 다이오드는, 대응하는 트랜지스터의 게이트ㆍ소스간 또는 게이트ㆍ드레인간에 순방향으로 접속된 복수의 pn 접합형 다이오드포함하는다이오드열인 입력 보호 회로. [청구항 8] 제2항에 있어서,상기 제1 트랜지스터와 제2 트랜지스터의 접속선에 드레인이 접속됨과 함께, 상기 제2 트랜지스터의 게이트에 소스가 접속된 p형의 전계 효과형의 제3 트랜지스터와,상기 제1 트랜지스터의 게이트에 드레인이 접속된 p형의 전계 효과형의 제4 트랜지스터와,상기 제1 트랜지스터의 게이트ㆍ소스간에 접속된 제1 다이오드와,상기 제3 트랜지스터의 게이트ㆍ드레인간에 접속된 제3 다이오드를 더 구비하고 있고,상기 전압 제어 회로는, 상기 입력 전압이 상기 전자 회로의 부전원 전압보다 낮은 경우, 상기 제3 및 제4 트랜지스터를 오프상태로 하는입력 보호 회로. [청구항 9] 제8항에 있어서,상기 전압 제어 회로는,상기 입력 전압을 모니터하기 위한 제1 전압 버퍼와,상기 입력 전압과 제1 소정 전압의 합을 생성하여, 상기 제4 트랜지스터의 소스로 출력하는 제1 레벨 시프트 회로와,상기 제1 레벨 시프트 회로에 의해 생성된 전압과 제2 소정 전압의 차를 생성하여, 상기 제4 트랜지스터의 게이트로 출력하는 제2 전압 버퍼와,상기 입력 전압과 제1 소정 전압의 차를 생성하여, 상기 제3 트랜지스터의 소스로 출력하는 제2 레벨 시프트 회로와,상기 입력 전압과 제1 소정 전압의 차를 생성하는 제3 레벨 시프트 회로와,상기 제3 레벨 시프트 회로로부터 출력된 전압과 상기 제1 소정 전압의 차를 생성하여, 상기 제3 트랜지스터의 게이트로 출력하는 제4 레벨 시프트 회로구비하고있고,상기 제1 및 제2 소정 전압은, 상기 전자 회로의 정전원 전압보다 작음과 함께, 상기 전자 회로의 부전원 전압보다 큰 입력 보호 회로. [청구항 10] 제8항 또는 제9항에 있어서,상기제1 및 제3 다이오드제너 다이오드인입력 보호 회로. [청구항 11] 제8항 또는 제9항에 있어서,상기제1 및 제3 다이오드는, 대응하는 상기 트랜지스터의 게이트ㆍ소스간 또는 게이트ㆍ드레인간에 역방향으로 접속된 pn 접합형다이오드인입력 보호 회로. [청구항 12] 제8항 또는 제9항에 있어서,상기제1 및 제3 다이오드는, 대응하는 트랜지스터의 게이트ㆍ소스간 또는 게이트ㆍ드레인간에 순방향으로 접속된 복수의 pn 접합형 다이오드포함하는다이오드열인 입력 보호 회로. [청구항 13] 제2항에 있어서,상기 제1 트랜지스터의 게이트에 드레인이 접속된 p형의 제4 트랜지스터와,상기 제1 트랜지스터의 게이트ㆍ소스간에 접속된 제1 다이오드와,상기 제2 트랜지스터의 게이트ㆍ드레인간에 접속된 제2 다이오드를 더 구비하고 있고,상기 전압 제어 회로는, 상기 입력 전압이 상기 전자 회로의 부전원 전압보다 낮은 경우, 상기 제4 트랜지스터를 오프상태로 하는입력 보호 회로. [청구항 14] 제13항에 있어서,상기 전압 제어 회로는, 제1 소스 팔로워 회로, 제2 소스 팔로워 회로, 제1 커런트 미러 회로, 제2 커런트 미러 회로, 제1 저항, 제2 저항 및 제3 저항을 구비하고 있고,상기 제2 소스 팔로워 회로, 제2 저항 및 제3 저항이, 상기 입력 전압과 제1 소정 전압의 합을 생성함과 함께, 상기 제1 트랜지스터의 게이트로 출력하도록 구성되어 있고,상기 제1 소스 팔로워 회로 및 제1 저항이, 상기 입력 전압과 제1 소정 전압의 차를 생성함과 함께, 상기 제2 트랜지스터의 게이트로 출력하도록 구성되어 있고,상기 제2 소스 팔로워 회로 및 제2 저항이, 상기 입력 전압과 제3 소정 전압의 합을 생성함과 함께,상기제4트랜지스터의게이트출력하도록구성되어있고,상기 제1 및 제3 소정 전압은, 상기 전자 회로의 정전원 전압보다 작음과 함께, 상기 전자 회로의 부전원 전압보다 큰 입력 보호 회로. [청구항 15] 제13항 또는 제14항에 있어서,상기제1 및 제2 다이오드가, 직렬로 접속된 복수의 순방향 다이오드포함하는다이오드열인 입력 보호 회로.