노멀리 오프 타입 트랜지스터 및 그 제조방법 document_id 1020130053444

[청구항 1] 소스 전극 및 드레인 전극 상기 소스 전극과 드레인 전극 간에 전하가 이동하는 통로가 되는 채널층 상기 채널층의 전하 이동을 제어하는 게이트 전극을 포함하되, 상기 채널층은, 턴오프 상태에서 상기 소스 전극에서 드레인 전극 사이의 채널층에 일정한 턴오프 차단 전계가 형성되도록 접합된 제1 도전형의 질화물 반도체층 및 진성 질화물 반도체층을 구비하는 노멀리 오프 타입 질화물 트랜지스터 [청구항 2] 제 1 항에 있어서,상기 진성 질화물 반도체층은 진성 gan 반도체층이며,상기 제1 도전형의 질화물 반도체층은 상기 진성 gan 반도체층 상면에 적층된 p형 gan 반도체층인노멀리 오프 타입 질화물 트랜지스터. [청구항 3] 제 1 항에 있어서,상기 소스 전극 및 드레인 전극 하부 영역에 에피텍셜 측면 과성장을 위한핵 생성층형성된노멀리 오프 타입 질화물 트랜지스터. [청구항 4] 채널에 일정한 턴오프 차단 전계가 형성되도록 접합된 제1 도전형의 질화물 반도체층 및 진성 질화물 반도체층을 구비하는 채널 형성 적층체 상기 채널 형성 적층체 상부의 일부 영역에 형성된 스위치 반도체층 상기 스위치 반도체층 상부의 일부 영역에 형성된 게이트 절연막 및 게이트 전극 상기 스위치 반도체층 상부의 다른 일부 영역에 형성된 소스 전극; 및 상기 채널 형성 적층체 상부의 다른 일부 영역에 형성된 드레인 전극 을 포함하는 노멀리 오프 타입 질화물 트랜지스터 [청구항 5] 제 4 항에 있어서,상기 채널 형성 적층체 하부에,핵 생성층; 및상기 핵 생성층 상에서 에피텍셜 측면 과성장으로 성장하는 고 저항 질화물계 반도체 버퍼층을 더 포함하며,상기 에피텍셜 측면 과성장된 버퍼층 중 상기 핵 생성층이 없는 영역의 td 밀도가 낮은 것특징으로 하는노멀리 오프 타입 질화물 트랜지스터. [청구항 6] 제 4 항에 있어서,상기 스위치 반도체층은,상기 채널 형성 적층체 상에 형성된 제1 도전형의 제1 반도체층;상기 제1 반도체층 상에 형성된 제2 도전형의 제2 반도체층;상기 제2 반도체층 상에 제1 도전형의 제3 반도체층을 포함하고,상기 제3 반도체층에서 상기 제1 반도체층에 이르는경사면형성한것을특징으로 하는노멀리 오프 타입 질화물 트랜지스터. [청구항 7] 제 6 항에 있어서,상기 게이트 전극의 상기 경사면의 낮은 쪽 측면 영역에 형성된 수직 도전층더 포함하는노멀리 오프 타입 질화물 트랜지스터. [청구항 8] 제 4 항에 있어서,상기 스위치 반도체층은,상기 채널 형성 적층체 상에 형성된 제1 도전형의 질화물 반도체층;상기 제1 도전형의 질화물 반도체층 상에 형성된 진성 질화물 반도체층;상기 진성 질화물 반도체층 상에 형성된 알루미늄 질화물 반도체층을 포함하고,상기 제1 도전형의 질화물 반도체층 및 진성 질화물 반도체층에리세스 구조형성한것을특징으로 하는노멀리 오프 타입 질화물 트랜지스터. [청구항 9] 제 4 항에 있어서,상기 스위치 반도체층 영역 또는 상기 스위치 반도체층이 없는 상기 채널 형성 적층체 영역에 형성된 액티베이션 홀더 포함하는노멀리 오프 타입 질화물 트랜지스터. [청구항 10] 제 4 항에 있어서,상기 진성 질화물 반도체층은 진성 gan 반도체층이며,상기 제1 도전형의 질화물 반도체층은 상기 진성 gan 반도체층 상면에 적층된 p형 gan반도체층인것을특징으로 하는노멀리 오프 타입 질화물 트랜지스터. [청구항 11] 제 10 항에 있어서,상기 채널 형성 적층체는, 상기 진성 gan 반도체층 및 그 위에 적층된 p형 gan 반도체층의 구조를 2개 이상포함하는노멀리 오프 타입 질화물 트랜지스터. [청구항 12] 제 4 항에 있어서,상기 채널 형성 적층체는, 2deg 채널을 형성하는 구조로서,i-gan 반도체층; 및상기 i-gan 반도체층 상에 적층된 algan 반도체층포함하는노멀리 오프 타입 질화물 트랜지스터. [청구항 13] 제 12 항에 있어서,상기 채널 형성 적층체는, 상기 i-gan 반도체층 및 그 위에 적층된 algan 반도체층의 구조를 2개 이상포함하는노멀리 오프 타입 질화물 트랜지스터.