다수 판정 회로, 다수 판정 방법 및 반도체 장치 document_id 1020130060500

[청구항 1] 짝수 비트 데이터의 다수의 비트 중 제1비트를 제외한 나머지 비트들 중에서 제1논리값을 가지는 비트의 개수와 상기 제1논리값과 다른 제2논리값을 가지는 비트의 개수 중 다수를 판정하는 제1판정부 상기 짝수 비트 데이터의 다수의 비트 중 상기 제1비트가 아닌 제2비트를 제외한 나머지 비트들 중에서 상기 제1논리값을 가지는 비트의 개수와 상기 제2논리값을 가지는 비트의 개수 중 다수를 판정하는 제2판정부; 및 상기 제1판정부의 판정 결과와 상기 제2판정부의 판정 결과에 응답하여 상기 짝수 비트 데이터의 다수의 비트 중 상기 제1논리값을 가지는 비트의 개수와 상기 제2논리값을 가지는 비트의 개수 중 다수를 판정하는 결과 조합부 를 포함하는 다수 판정 회로 [청구항 2] 제 1항에 있어서,상기 제1판정부는상기 짝수 비트 데이터 중 상기 제1비트를 제외한 제1홀수 비트 데이터 및 상기 제1홀수 비트 데이터를 반전한 제1반전 데이터에 응답하여 상기 제1홀수 비트 데이터의 하나 이상의 비트 중에서 상기 제1논리값을 가지는 비트의 개수와 상기 제2논리값을 가지는 비트의 개수 중 다수를 판정하고,상기 제2판정부는상기 짝수 비트 데이터 중 상기 제2비트를 제외한 제2홀수 비트 데이터 및 상기 제2홀수 비트 데이터를 반전한 제2반전 데이터에 응답하여 상기 제2홀수 비트 데이터의 하나 이상의 비트 중에서 상기 제1논리값을 가지는 비트의 개수와 상기 제2논리값을 가지는 비트의 개수 중 다수판정하는다수 판정 회로. [청구항 3] 제 1항에 있어서,상기 결과 조합부는상기 제1판정부의 판정 결과 상기 제1논리값이 다수이고 상기 제2판정부의 판정 결과 상기 제1논리값이 다수이면 상기 제1논리값을 다수로 판정하고, 상기 제1판정부의 판정 결과 상기 제1논리값이 다수이고 상기 제2판정부의 판정 결과 상기 제1논리값이 다수이면 상기 제1논리값을 다수판정하는다수 판정 회로. [청구항 4] 제 3항에 있어서,상기 제1판정부는 상기 제1논리값이 다수이면 상기 제1논리값을 출력하고 상기 제2논리값이 다수이면 상기 제2논리값을 출력하고, 상기 제2판정부는 상기 제1논리값이 다수이면 상기 제1논리값을 출력하고 상기 제2논리값이 다수이면 상기 제2논리값을 출력하고, 상기 결과 조합부는 상기 제1판정부의 출력이 상기 제1논리값 및 상기 제2논리값 중 하나이고 상기 제2판정부의 출력이 상기 제1논리값 및 상기 제2논리값 중 상기 제1판정부의 출력과 다른 값인 경우 상기 제1논리값 및 상기 제2논리값 중 하나출력하는다수 판정 회로. [청구항 5] 제 2항에 있어서,상기 제1판정부의 내부에 흐르는 전류는 상기 제1홀수 비트 데이터의 값에 따라 결정되고, 상기 제2판정부의 내부에 흐르는 전류는상기제2홀수비트데이터값에따라결정되는다수 판정 회로. [청구항 6] 제 5항에 있어서,상기 제1판정부는제1노드의 전압에 응답하여 상기 제1노드에 전류를 소싱하는 제1전류 소싱부;상기 제1노드의 전압에 응답하여 제2노드에 전류를 소싱하는 제2전류 소싱부;상기 제1홀수 비트 데이터에 의해 결정되는 양의 전류를 상기 제1노드로부터 싱킹하는 제1전류 싱킹부; 및상기 제1반전 데이터에 의해 결정되는 양의 전류를 상기 제2노드로부터 싱킹하는 제2전류 싱킹부를 포함하고,상기 제2노드의 전압은 상기 제1판정부의 판정 결과대응하는다수 판정 회로. [청구항 7] 제 6항에 있어서,상기 제1전류 소싱부는 일단이 상기 제1노드에 연결되고 타단에 전원전압이 인가되고 상기 제1노드의 전압에 응답하여 온/오프되는 제1트랜지스터를 포함하고,상기 제2전류 소싱부는일단이 상기 제2노드에 연결되고 타단에 전원전압이 인가되고 상기 제1노드의 전압에 응답하여 온/오프되는 제2트랜지스터를 포함하고,상기 제1전류 싱킹부는일단이 상기 제1노드에 연결되고 타단이 제1공통노드에 연결되고 상기 제1홀수 비트 데이터의 하나 이상의 비트 각각에 응답하여 온/오프되는 하나 이상의 제3트랜지스터를 포함하고,상기 제2전류 싱킹부는일단이 상기 제2노드에 연결되고 타단이 상기 제1공통노드에 연결되고 상기 제1반전 데이터의 하나 이상의 비트 각각에 응답하여 온/오프되는 하나 이상의 제4트랜지스터포함하는다수 판정 회로. [청구항 8] 제 7항에 있어서,상기 제2판정부는제3노드의 전압에 응답하여 상기 제3노드에 전류를 소싱하는 제3전류 소싱부;상기 제3노드의 전압에 응답하여 제4노드에 전류를 소싱하는 제4전류 소싱부;상기 제2홀수 비트 데이터에 의해 결정되는 양의 전류를 상기 제3노드로부터 싱킹하는 제3전류 싱킹부; 및상기 제2반전 데이터에 의해 결정되는 양의 전류를 상기 제4노드로부터 싱킹하는 제4전류 싱킹부를 포함하고,상기 제4노드의 전압은 상기 제2판정부의 판정 결과대응하는다수 판정 회로. [청구항 9] 제 8항에 있어서,상기 제3전류 소싱부는 일단이 상기 제3노드에 연결되고 타단에 전원전압이 인가되고 상기 제3노드의 전압에 응답하여 온/오프되는 제5트랜지스터를 포함하고,상기 제4전류 소싱부는일단이 상기 제4노드에 연결되고 타단에 전원전압이 인가되고 상기 제3노드의 전압에 응답하여 온/오프되는 제6트랜지스터를 포함하고,상기 제3전류 싱킹부는일단이 상기 제3노드에 연결되고 타단이 제2공통노드에 연결되고 상기 제2홀수 비트 데이터의 하나 이상의 비트 각각에 응답하여 온/오프되는 하나 이상의 제7트랜지스터를 포함하고,상기 제4전류 싱킹부는일단이 상기 제4노드에 연결되고 타단이 상기 제2공통노드에 연결되고 상기 제2반전 데이터의 하나 이상의 비트 각각에 응답하여 온/오프되는 하나 이상의 제8트랜지스터포함하는다수 판정 회로. [청구항 10] 제 9항에 있어서,상기 결과 조합부는상기 제2노드의 전압 및 상기 제4노드의 전압을 입력으로 하고, 출력이 상기 결과 조합부의 판정 결과에 대응하는 논리 게이트를 포함하고, 상기 논리 게이트는 낸드게이트인다수 판정 회로. [청구항 15] 다수의 제1데이터 라인; 다수의 제2데이터 라인; 상기 다수의 제1데이터 라인으로 전달된 짝수 비트 데이터의 다수의 비트 중 제1비트를 제외한 나머지 비트들 중에서 제1논리값을 가지는 비트의 개수와 상기 제1논리값과 다른 제2논리값을 가지는 비트의 개수 중 다수를 판정한 제1판정 결과 및 상기 짝수 비트 데이터의 다수의 비트 중 상기 제1비트가 아닌 제2비트를 제외한 나머지 비트들 중에서 상기 제1논리값을 가지는 비트의 개수와 상기 제2논리값을 가지는 비트의 개수 중 다수를 판정한 제2판정 결과를 조합하여 상기 짝수 비트 데이터의 다수의 비트 중에서 상기 제1논리값을 가지는 비트의 개수와 상기 제2논리값을 가지는 비트의 개수 중 다수를 판정하는 다수 판정부; 및 상기 다수 판정부의 판정 결과에 응답하여 상기 제1데이터 라인의 상기 짝수 비트 데이터를 비반전하거나 반전하여 상기 다수의 제2데이터 라인으로 전달하는 데이터 전달부 를 포함하는 반도체 장치 [청구항 16] 제 15항에 있어서,상기 데이터 전달부는상기 제1데이터 라인의 상기 짝수 비트 데이터를 상기 다수 판정부가 다수 판정 동작을 수행하는데 걸리는 시간지연시키는반도체 장치. [청구항 17] 제 16항에 있어서,상기 다수 판정부는상기 짝수 비트 데이터 중 상기 제1비트를 제외한 제1홀수 비트 데이터 및 상기 제1홀수 비트 데이터를 반전한 제1반전 데이터에 응답하여 상기 제1홀수 비트 데이터의 하나 이상의 비트 중에서 상기 제1논리값을 가지는 비트의 개수와 상기 제2논리값을 가지는 비트의 개수 중 다수를 판정하여 제1다수 판정 결과를 생성하는 제1판정부;상기 짝수 비트 데이터 중 상기 제2비트를 제외한 제2홀수 비트 데이터 및 상기 제2홀수 비트 데이터를 반전한 제2반전 데이터에 응답하여 상기 제2홀수 비트 데이터의 하나 이상의 비트 중에서 상기 제1논리값을 가지는 비트의 개수와 상기 제2논리값을 가지는 비트의 개수 중 다수를 판정하여 제2다수 판정 결과를 생성하는 제2판정부; 및상기 제1판정 결과와 상기 제2판정 결과에 응답하여 상기 짝수 비트 데이터의 다수의 비트 중 상기 제1논리값을 가지는 비트의 개수와 상기 제2논리값을 가지는 비트의 개수 중 다수를 판정하는 결과 조합부포함하는반도체 장치. [청구항 18] 제 16항에 있어서,상기 데이터 전달부는상기 다수의 제1데이터 라인의 상기 짝수 비트 데이터를 상기 다수 판정부가 다수 판정 동작을 수행하는데 걸리는 시간만큼 지연시켜 출력하는 지연부; 및상기 다수 판정부의 판정 결과에 응답하여 상기 지연부의 출력 및 상기 지연부의 출력을 반전한 반전 출력 중 하나를 선택하여 상기 다수의 제2데이터 라인으로 전달하는 선택부포함하는반도체 장치.