문맥 (context)
[청구항 2]
제 1 항에 있어서,상기 제 2 빌드업 배선층과 연결된적어도하나의솔더볼더포함하는것을특징으로 하는반도체 디바이스용 서브스트레이트.
[청구항 3]
제 2 항에 있어서,상기 제 1 프리프레그층 및 상기 제 2 프리프레그층의 표면에 각각 형성되되, 상기 제 1 빌더업 배선층, 상기 솔더볼, 및 상기 캐비티가 외부로 노출되도록 형성된솔더레지스트더포함하는것을특징으로 하는반도체 디바이스용 서브스트레이트.
[청구항 4]
제 1 항에 있어서,상기 회로 소자는 상기 캐비티를 통해상기서브스트레이트의내부안착된것을특징으로 하는반도체 디바이스용 서브스트레이트.
[청구항 5]
제 1 항에 있어서,상기 회로 소자는적층세라믹콘덴서포함하는것을특징으로 하는반도체 디바이스용 서브스트레이트.
[청구항 6]
제 1 항에 있어서,상기 코어층의 두께는 40μm이하인것을특징으로 하는반도체 디바이스용 서브스트레이트.
[청구항 7]
제 1 항에 있어서,상기 제 1 프리프레그층 및 상기 제 2 프리프레그층의 두께는 각각 40μm이하인것을특징으로 하는반도체 디바이스용 서브스트레이트.
[청구항 9]
제 8 항에 있어서,상기 제 2 배선 패턴과 연결된적어도하나의솔더볼더포함하는것을특징으로 하는반도체 디바이스용 서브스트레이트.
[청구항 10]
제 9 항에 있어서,상기 제 1 프리프레그층과 상기 제 2 프리프레그층의 표면에 각각 형성되되, 상기 빌드업 배선층, 상기 솔더볼 및 상기 캐비티가 각각 외부로 노출되도록 형성된솔더레지스트더포함하는것을특징으로 하는반도체 디바이스용 서브스트레이트.
[청구항 11]
제 8 항에 있어서,상기 회로 소자는 상기 캐비티를 통해상기서브스트레이트의내부안착된것을특징으로 하는반도체 디바이스용 서브스트레이트.
[청구항 12]
제 8 항에 있어서,상기 회로 소자는적층세라믹콘덴서포함하는것을특징으로 하는반도체 디바이스용 서브스트레이트.
[청구항 13]
제 8 항에 있어서,상기 프리프레그층의 두께는 각각 40μm이하인것을특징으로 하는반도체 디바이스용 서브스트레이트.
[청구항 15]
제 14 항에 있어서,상기 제 2 빌드업 배선층과 연결된적어도하나의솔더볼더포함하는것을특징으로 하는반도체 디바이스 패키지.
[청구항 16]
제 15 항에 있어서,상기 제 1 빌더업 배선층, 상기 솔더볼 및 상기 캐비티를 제외한 상기 제 1 프리프레그층 및 상기 제 2 프리프레그층의 표면에 각각 형성된솔더레지스트더포함하는것을특징으로 하는반도체 디바이스 패키지.
[청구항 17]
제 14 항에 있어서,상기 회로 소자는 상기 캐비티를 통해상기서브스트레이트의내부안착된것을특징으로 하는반도체 디바이스 패키지.
[청구항 18]
제 14 항에 있어서,상기 회로 소자는적층세라믹콘덴서포함하는것을특징으로 하는반도체 디바이스 패키지.
[청구항 19]
제 14 항에 있어서,상기 제 1 프리프레그층 및 상기 제 2 프리프레그층의 두께는 각각 40μm이하인것을특징으로 하는반도체 디바이스 패키지.
[청구항 20]
제 14 항에 있어서,상기 반도체 다이는상기제1배선패턴과전기적연결된것을특징으로 하는반도체 디바이스 패키지
[청구항 22]
제 21 항에 있어서,상기 제 2 배선 패턴과 연결된적어도하나의솔더볼더포함하는것을특징으로 하는반도체 디바이스 패키지.
[청구항 23]
제 22 항에 있어서,상기 제 1 프리프레그층과 상기 제 2 프리프레그층의 표면에 각각 형성되되, 상기 빌드업 배선층, 상기 솔더볼 및 상기 캐비티가 각각 외부로 노출되도록 형성된솔더레지스트더포함하는것을특징으로 하는반도체 디바이스 패키지.
[청구항 24]
제 21 항에 있어서,상기 회로 소자는 상기 캐비티를 통해상기서브스트레이트의내부안착된것을특징으로 하는반도체 디바이스 패키지.
[청구항 25]
제 21 항에 있어서,상기 회로 소자는적층세라믹콘덴서포함하는것을특징으로 하는반도체 디바이스 패키지.
[청구항 26]
제 21 항에 있어서,상기 제 1 프리프레그층을 이루는각각의프리프레그층및상기제2프리프레그층의두께이하인것을특징으로 하는반도체 디바이스 패키지.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
반도체 디바이스용 서브스트레이트에서 솔더레지스트가 형성되는 위치와, 해당 솔더레지스트를 통해 외부로 노출되는 구성 요소들은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation솔더레지스트가 형성되는 위치와 이를 통해 외부로 노출되는 구성 요소들을 찾는 것이다.
-
2정보 추출
information_extraction청구항 3 및 10을 통해 솔더레지스트의 형성 위치와 노출되는 구성 요소를 추출한다.
- 상기 제 1 프리프레그층 및 상기 제 2 프리프레그층의 표면에 각각 형성되되, 상기 제 1 빌더업 배선층, 상기 솔더볼, 및 상기 캐비티가 외부로 노출되도록 형성된솔더레지스트
-
3근거 선택
evidence_selection솔더레지스트의 위치(제 1 및 제 2 프리프레그층의 표면)와 노출 구성 요소(빌드업 배선층, 솔더볼, 캐비티)를 포함하는 구절을 선택한다.
- 상기 제 1 프리프레그층 및 상기 제 2 프리프레그층의 표면에 각각 형성되되, 상기 제 1 빌더업 배선층, 상기 솔더볼, 및 상기 캐비티가 외부로 노출되도록 형성된솔더레지스트
-
4논리 통합
logical_integration솔더레지스트는 제 1 및 제 2 프리프레그층의 표면에 형성되며, 이 층들을 통해 빌드업 배선층, 솔더볼, 캐비티가 외부로 노출됨을 통합한다.
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 형성 위치와 노출 구성 요소 리스트를 정리한다.
-
6답변 생성
answer_generation최종 답변을 리스트 형식으로 작성한다.
최종 답변 (final_answer)
솔더레지스트는 제 1 프리프레그층 및 제 2 프리프레그층의 표면에 각각 형성되며, 이를 통해 외부로 노출되는 구성 요소는 빌드업 배선층, 솔더볼, 캐비티이다.
핵심 해석 (core_interpretation)
본 발명은 제 1 및 제 2 프리프레그층의 표면에 솔더레지스트를 형성함으로써 빌드업 배선층, 솔더볼 및 캐비티를 외부로 노출시키는 구조를 특징으로 한다.