문맥 (context)
[청구항 2]
제1항에 있어서,상기 제1결정부의 출력전압을 정지좌표계상 전압으로 변환하여 상기 인버터에 제공하는제1변환부를더 포함하는유도전동기 제어장치.
[청구항 3]
제1항에 있어서,상기 인버터에서 상기 유도전동기로 출력되는 전류의 크기를 검출하는전류검출부를더 포함하는유도전동기 제어장치.
[청구항 4]
제3항에 있어서,상기 전류검출부의 출력을 동기좌표계상d축 전류 및 상기 동기좌표계상 q축 전류로 변환하는제2변환부를더 포함하는유도전동기 제어장치.
[청구항 5]
제4항에 있어서,상기 제2결정부는,상기 인버터에서 상기 유도전동기로 출력되는 전류의 크기와 상기 q축 전류의 크기를 상기 제3결정부제공하는유도전동기 제어장치.
[청구항 6]
제5항에 있어서,상기 제3결정부는,상기 q축 전류의 크기와, 상기 인버터 또는 상기 유도전동기의 정격전류에 제1이득을 곱한 값의 차를 결정하는 오차생성부; 상기 오차생성부의 출력이 0보다 큰 경우 1을 출력하고, 0보다 작은 경우 0을 출력하는 비교부;상기 인버터에서 상기 유도전동기로 출력되는 전류의 크기로부터, 상기 인버터 또는 상기 유도전동기의 정격전류에 제2이득을 곱한 값을 나누어 출력하는 제산부;상기 제산부의 출력과 상기 비교부의 출력을 곱하는 제1승산부;상기 제1승산부의 출력에 제3이득을 곱하여 출력하는 증폭부;상기 증폭부의 출력에 미리 설정된 옵셋전압을 가산하는 가산부; 및상기 제1결정부의 지령주파수의 부호에 따라 최종 출력의 부호를 결정하는 제2승산부포함하는유도전동기 제어장치.
[청구항 7]
제6항에 있어서,상기 제3결정부는,상기 제1승산부와 상기 증폭부의 사이에 배치되어, 상기 제1승산부의 출력을 저역통과 여파하는 저역통과부더 포함하는유도전동기 제어장치.
[청구항 8]
제6항에 있어서,상기 제3결정부는,상기 증폭부와 상기 가산부의 사이에 배치되어, 상기 증폭부의 출력을 미리 결정된 최소값과 최대값으로 제한하는제1제한부를더 포함하는유도전동기 제어장치.
[청구항 9]
제6항에 있어서,상기 제3결정부는,상기 가산부와 상기 제2승산부 사이에 배치되어, 상기 가산부의 출력을 미리 결정된 최소값과 최대값으로 제한하는제1제한부를더 포함하는유도전동기 제어장치.
[청구항 10]
제6항에 있어서,상기 제2승산부는,지령주파수의 부호를 상기 가산부의출력에 곱하는유도전동기 제어장치.
지시문 (instruction)
주어진 특허 청구항을 읽고 작동 또는 처리 절차를 순서대로 파악하여 질문에 답하라. 근거를 종합하여 자연스러운 문장으로 설명하라.
질문 (question)
유도전동기 제어장치에서 제3결정부는 어떠한 구성요소들을 포함하며, 각 구성요소는 어떠한 연산 과정을 거쳐 최종 출력을 생성하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation유도전동기 제어장치의 제3결정부를 구성하는 요소들과 각 요소의 연산 과정을 추출하여 설명해야 함을 파악한다.
-
2정보 추출
information_extraction청구항 6, 7, 8, 9, 10을 통해 제3결정부의 구성요소(오차생성부, 비교부, 제산부, 제1승산부, 저역통과부, 증폭부, 제1제한부, 가산부, 제2승산부)를 추출한다.
- 상기 제3결정부는,상기 q축 전류의 크기와, 상기 인버터 또는 상기 유도전동기의 정격전류에 제1이득을 곱한 값의 차를 결정하는 오차생성부; 상기 오차생성부의 출력이 0보다 큰 경우 1을 출력하고, 0보다 작은 경우 0을 출력하는 비교부;상기 인버터에서 상기 유도전동기로 출력되는 전류의 크기로부터, 상기 인버터 또는 상기 유도전동기의 정격전류에 제2이득을 곱한 값을 나누어 출력하는 제산부;상기 제산부의 출력과 상기 비교부의 출력을 곱하는 제1승산부;상기 제1승산부의 출력에 제3이득을 곱하여 출력하는 증폭부;상기 증폭부의 출력에 미리 설정된 옵셋전압을 가산하는 가산부; 및상기 제1결정부의 지령주파수의 부호에 따라 최종 출력의 부호를 결정하는 제2승산부포함
-
3근거 선택
evidence_selection제3결정부의 구성요소와 각 단계별 연산 로직이 명시된 청구항 구절들을 선택한다.
- ['상기 q축 전류의 크기와, 상기 인버터 또는 상기 유도전동기의 정격전류에 제1이득을 곱한 값의 차를 결정하는 오차생성부', '상기 오차생성부의 출력이 0보다 큰 경우 1을 출력하고, 0보다 작은 경우 0을 출력하는 비교부', '상기 인버터에서 상기 유도전동기로 출력되는 전류의 크기로부터, 상기 인버터 또는 상기 유도전동기의 정격전류에 제2이득을 곱한 값을 나누어 출력하는 제산부', '상기 제산부의 출력과 상기 비교부의 출력을 곱하는 제1승산부', '상기 제1승산부의 출력을 저역통과 여파하는 저역통과부', '상기 제1승산부의 출력에 제3이득을 곱하여 출력하는 증폭부', '상기 증폭부의 출력을 미리 결정된 최소값과 최대값으로 제한하는 제1제한부', '상기 증폭부의 출력에 미리 설정된 옵셋전압을 가산하는 가산부', '상기 가산부의 출력을 미리 결정된 최소값과 최대값으로 제한하는 제1제한부', '지령주파수의 부호를 상기 가산부의 출력에 곱하는 제2승산부']
-
4논리 통합
logical_integration추출된 구성요소들을 연산 순서(오차 생성 -> 비교 -> 제산 -> 승산 -> 저역통과 -> 증폭 -> 제한 -> 가산 -> 제한 -> 부호 결정)에 따라 논리적으로 연결한다.
-
5결론 도출
conclusion_formulation제3결정부의 구성요소와 각 단계의 연산 과정을 질문의 요구사항에 맞춰 체계적으로 정리한다.
-
6답변 생성
answer_generation최종 답변을 작성한다.
최종 답변 (final_answer)
유도전동기 제어장치의 제3결정부는 다음과 같은 구성요소와 연산 과정을 거쳐 최종 출력을 생성한다.
1. **오차생성부**: q축 전류의 크기와 (정격전류 × 제1이득) 값의 차를 결정한다.
2. **비교부**: 오차생성부의 출력이 0보다 크면 1, 0보다 작으면 0을 출력한다.
3. **제산부**: 출력 전류의 크기를 (정격전류 × 제2이득) 값으로 나누어 출력한다.
4. **제1승산부**: 제산부의 출력과 비교부의 출력을 곱한다.
5. **저역통과부**: 제1승산부의 출력을 저역통과 여파한다.
6. **증폭부**: 제1승산부(또는 저역통과부)의 출력에 제3이득을 곱한다.
7. **제1제한부**: 증폭부의 출력 또는 가산부의 출력을 미리 결정된 최소값과 최대값으로 제한한다.
8. **가산부**: 증폭부의 출력에 미리 설정된 옵셋전압을 가산한다.
9. **제2승산부**: 가산부의 출력에 지령주파수의 부호를 곱하여 최종 출력의 부호를 결정한다.
핵심 해석 (core_interpretation)
제3결정부는 전류 오차와 제산 값을 조합하고, 저역통과 필터링, 증폭, 제한 및 옵셋 가산 과정을 거친 후 지령주파수의 부호를 반영하여 최종 제어 출력을 생성하는 복합적인 연산 구조를 가진다.