반도체 소자 및 이를 포함하는 반도체 회로 document_id 1020130148330

[청구항 1] 기판; 및 상기 기판 위에 복수의 디바이스를 포함하고, 상기 복수의 디바이스 중 하나인 제1 디바이스는 상기 기판 위의 제1 질화물 반도체층; 상기 기판과 상기 제1 질화물 반도체층 사이에서, 상기 제1 질화물 반도체층과 접하여 제1 이종 접합 계면을 형성하는 제2 질화물 반도체층 상기 기판과 상기 제2 질화물 반도체층 사이에서, 상기 제2 질화물 반도체층과 접하여 제2 이종 접합 계면을 형성하는 제3 질화물 반도체층; 및 상기 제1 및 제2 이종 접합 계면과 전기적으로 연결된 제1 콘택을 포함하는 반도체 소자 [청구항 2] 제1 항에 있어서,상기 제1 디바이스는상기 기판과 상기 제3 질화물 반도체층 사이에서, 상기 제3 질화물 반도체층과 접하여 제3 이종 접합 계면을 형성하는 제4 질화물 반도체층더 포함하는반도체 소자. [청구항 6] 제2 항에 있어서,상기제3 및 제4 질화물 반도체층은 서로 다른 구성 성분포함하는반도체 소자. [청구항 7] 제2 항에 있어서,상기제3 및 제4 질화물 반도체층은 서로 동일한 구성 성분포함하고,상기 제3 및 제4 질화물 반도체층의 상기 구성 성분의 함량은 서로 다른 반도체 소자. [청구항 8] 제2 항에 있어서,상기 복수의 디바이스 중다른 하나인 제2 디바이스는상기 기판 위에 제5 질화물 반도체층;상기 기판과 상기 제5 질화물 반도체층 사이에서, 상기 제5 질화물 반도체층과 접하여 제4 이종 접합을 형성하는 제6 질화물 반도체층; 및상기 제4 이종 접합과 연결된 제2 콘택포함하는반도체 소자. [청구항 9] 제8 항에 있어서,상기제1 및 제2 콘택을 서로 전기적으로 연결하는 연결부더 포함하는반도체 소자. [청구항 10] 제8 항에 있어서,상기 제3 질화물 반도체층과 상기 제5 질화물 반도체층은일체인반도체 소자. [청구항 11] 제8 항에 있어서,상기 제4 질화물 반도체층과 상기 제6 질화물 반도체층은일체인반도체 소자. [청구항 12] 제8 항에 있어서,상기 제1 디바이스는 숏키 다이오드를 포함하고, 상기 제2 디바이스는 헤테로 전계 효과 트랜지스터포함하는반도체 소자. [청구항 13] 제9 항에 있어서,상기 제1 콘택은상기 제1 이종 접합 계면의 양측에 각각 연결된 음극 및 양극을 포함하고,상기 양극은 상기 제2 이종 접합 계면과 전기적연결된반도체 소자. [청구항 14] 제13 항에 있어서,상기 제2 콘택은상기 제5 질화물 반도체층 위에 배치된 게이트 전극; 및상기 게이트 전극을 사이에 두고 배치되어 상기 제4 이종 접합 계면과 전기적으로 연결된 드레인 콘택 및 소스 콘택을 포함하고,상기 드레인 콘택은 상기 연결부를 경유하여 상기 양극과 전기적연결된반도체 소자. [청구항 15] 제14 항에 있어서,상기 제2 디바이스는상기 게이트 전극과 상기 제5 질화물 반도체층 사이에 배치된 게이트층더 포함하는반도체 소자. [청구항 16] 제15 항에 있어서,상기 게이트층과 상기 제2 질화물 반도체층은 동일한 물질포함하는반도체 소자. [청구항 18] 제14 항에 있어서,상기 양극, 상기 연결부 또는 상기 드레인 콘택 중 적어도 일부일체인반도체 소자. [청구항 19] 제13 항에 있어서,상기 양극은상기 제1 질화물 반도체층의 상부로부터 상기 제1 및 제2 질화물 반도체층의 측부를 경유하여 상기 제3 질화물 반도체층의 상부면까지 연장배치된반도체 소자. [청구항 20] 제19 항에 있어서,상기 양극의해노출된상기 제1 질화물 반도체층의 상부 폭은 2 ㎛ 내지 25 ㎛ 인 반도체 소자. [청구항 21] 제14 항에 있어서,상기 제2 질화물 반도체층은하부에서 상기 제2 디바이스를 향해 돌출되어 상기 제3 질화물 반도체층과 접하여 상기 제2 이종 접합 계면을 상기 제2 디바이스 쪽으로 연장시키는 돌출부를 포함하고,상기 양극은 상기 돌출부를 사이에 두고 상기 제2 이종 접합 계면과 대향하며, 상기 연결부를 통해 상기 제2 이종 접합 계면과 전기적연결된반도체 소자. [청구항 22] 제14 항에 있어서,상기 양극은상기 제1 및 제2 질화물 반도체층에 걸쳐서 형성된 오프닝의 저면과 측면으로부터상기제1질화물반도체층상부연장되어배치된반도체 소자. [청구항 23] 제22 항에 있어서,상기 오프닝은 상기 제1 및 제2 질화물 반도체층을 모두 관통하여 상기 제3 질화물 반도체층노출시키는관통 홀인 반도체 소자. [청구항 24] 제22 항에 있어서,상기 오프닝은 상기 제1 및 제2 질화물 반도체층모두 관통하지 않은블라인드 홀인 반도체 소자. [청구항 25] 제8 항에 있어서,상기 제1 디바이스는 제1 헤테로 전계 효과 트랜지스터를 포함하고, 상기 제2 디바이스는 제2 헤테로 전계 효과 트랜지스터포함하는반도체 소자. [청구항 26] 제9 항에 있어서,상기 제1 콘택은상기 제1 질화물 반도체층 위에 제1 게이트 전극;상기 제1 게이트 전극을 사이에 두고 배치되어 상기 제1 이종 접합 계면의 양측에 각각 연결된 제1 드레인 콘택 및 제1 소스 콘택; 및상기 제1 소스 콘택을 상기 연결부 및 상기 제2 이종 접합 계면과 전기적으로 연결시키는 홀 가스 콘택을 포함하고,상기 연결부는 상기 홀 가스 콘택과 상기 제2 콘택연결하는반도체 소자. [청구항 27] 제26 항에 있어서,상기 제2 콘택은상기 제5 질화물 반도체층 위에 제2 게이트 전극; 및상기 제2 게이트 전극을 사이에 두고 배치되어 상기 제4 이종 접합 계면의 양측에 각각 연결된 제2 드레인 콘택 및 제2 소스 콘택을 포함하고,상기 연결부는 상기 홀 가스 콘택과 상기 제2 드레인 콘택을 전기적연결하는반도체 소자. [청구항 28] 제27 항에 있어서,상기 제1 소스 콘택, 상기 홀 가스 콘택, 상기 연결부 또는 상기 제2 드레인 콘택 중 적어도 일부일체인반도체 소자. [청구항 29] 제8 항에 있어서,상기 제1 디바이스는 헤테로 전계 효과 트랜지스터를 포함하고, 상기 제2 디바이스는 숏키 다이오드포함하는반도체 소자. [청구항 30] 제26 항에 있어서,상기 제2 콘택은상기 제5 질화물 반도체층 위에 배치된 양극; 및상기 제5 질화물 반도체층을 관통하여 상기 제4 이종 접합 계면과 연결되며, 상기 연결부를 통해 상기 홀 가스 콘택과 전기적으로 연결된 음극포함하는반도체 소자. [청구항 31] 제30 항에 있어서,상기 제1 소스 콘택, 상기 홀 가스 콘택, 상기 연결부 또는 상기 음극 중 적어도 일부일체인반도체 소자. [청구항 32] 제1 항에 있어서,상기 기판은 도전형 물질포함하는반도체 소자. [청구항 33] 제1 항에 있어서,상기 기판의 배면 위에 상기 제1 및 제2 디바이스와 대향하여 배치된 금속층더 포함하는반도체 소자. [청구항 34] 제1 항에 있어서,상기 제1 디바이스는 상기 제2 콘택에 의해 둘러싸인 평면 형상갖는반도체 소자. [청구항 35] 제14 항에 있어서,상기 제1 디바이스는 상기 게이트 전극에 의해 둘러싸인 평면 형상갖는반도체 소자. [청구항 36] 제1 항에 있어서,상기 제2 이종 접합 계면의 폭은 상기 제1 이종 접합 계면의 폭이상인반도체 소자. [청구항 37] 기판; 및 상기 기판 위에 복수의 디바이스를 포함하고, 상기 복수의 디바이스 중 하나인 제1 디바이스는 상기 기판 위의 제1 질화물 반도체층; 상기 기판과 상기 제1 질화물 반도체층 사이에서, 상기 제1 질화물 반도체층과 접하여 제1 이종 접합 계면을 형성하는 제2 질화물 반도체층 상기 기판과 상기 제2 질화물 반도체층 사이에 배치되며, p형 도펀트에 의해 도핑된 제7 질화물 반도체층; 및 상기 제1 이종 접합 계면 및 상기 제7 질화물 반도체층과 전기적으로 연결된 제1 콘택을 포함하는 반도체 소자 [청구항 38] 제37 항에 있어서,상기 제7 질화물 반도체층에 포함된 상기 p형 도펀트의 농도는 1018 원자수/㎤ 내지 1020 원자수인반도체 소자. [청구항 39] 제37 항에 있어서,상기 제2 질화물 반도체층의 두께는 5 ㎚ 내지인반도체 소자. [청구항 40] 제37 항에 있어서,상기 제1 디바이스는상기 기판과 상기 제7 질화물 반도체층 사이에 배치되는 제3 질화물 반도체층;상기 기판과 상기 제3 질화물 반도체층 사이에서, 상기 제3 질화물 반도체층과 접하여 제3 이종 접합 계면을 형성하는 제4 질화물 반도체층더 포함하는반도체 소자. [청구항 41] 제40 항에 있어서,상기 복수의 디바이스 중다른 하나인 제2 디바이스는상기 기판 위에 제5 질화물 반도체층;상기 기판과 상기 제5 질화물 반도체층 사이에서, 상기 제5 질화물 반도체층과 접하여 제4 이종 접합을 형성하는 제6 질화물 반도체층; 및상기 제4 이종 접합과 연결된 제2 콘택포함하는반도체 소자. [청구항 42] 제41 항에 있어서,상기 제2 콘택은 게이트 전극을 포함하고, 상기 제2 디바이스는 상기 게이트 전극과 상기 제5 질화물 반도체층 사이에 배치된 게이트층더 포함하는반도체 소자. [청구항 44] 기판; 상기 기판 위에 제1 및 제2 디바이스; 및 상기 제1 및 제2 디바이스를 전기적으로 연결하는 연결부를 포함하고, 상기 제1 디바이스는 제1 채널층; 상기 제1 채널층에 연결된 제1 콘택; 및 상기 제1 채널층과 상기 기판 사이에 배치되어, 상기 제1 채널층과 상기 기판 사이의 전계를 차단하는 전계 차단층을 포함하고, 상기 제2 디바이스는 제2 채널층; 및 상기 제2 채널층에 연결되며 상기 연결부를 통해 상기 제1 콘택과 연결된 제2 콘택을 포함하는 반도체 소자 [청구항 45] 제44 항에 있어서,상기 제1 디바이스는상기 전계 차단층과 상기 기판 사이에 배치되어, 상기 전계 차단층으로부터 상기 기판으로의 캐리어 이동을 차단하는 캐리어 장벽층더 포함하는반도체 소자. [청구항 46] 제9 항에 기재된 상기 반도체 소자; 및 상기 반도체 소자에 연결된 수동 소자를 포함하는 반도체 회로 [청구항 47] 제46 항에 있어서,상기 수동 소자는입력 전압과 연결된 일측을 갖고 상기 연결부와 연결된 타측을 갖는 인덕터; 및출력 전압과 연결된 커패시터를 포함하고,상기 제1 디바이스는 상기 인덕터의 타측과 출력 전압 사이에 연결되고,상기 제2 디바이스는 상기 인덕터의 타측과 상기 기준 전위 사이연결된반도체 회로. [청구항 48] 제47 항에 있어서,상기제1 및 제2 디바이스는 바이어스 전압에 응답하여교호적턴온되는반도체 회로. [청구항 49] 제47 항에 있어서,상기 제2 디바이스는양의바이어스전압응답하여턴온되는반도체 회로. [청구항 50] 제47 항에 있어서,상기 제2 디바이스는음의바이어스전압응답하여턴오프되는반도체 회로. [청구항 51] 제46 항에 있어서,상기 수동 소자는상기 연결부와 출력 전압 사이에 연결된 인덕터; 및상기 출력 전압과 연결된 커패시터를 포함하고,상기 제1 디바이스는 입력 전압과 상기 연결부 사이에 연결되고,상기 제2 디바이스는 상기 연결부와 상기 기준 전위 사이연결된반도체 회로. [청구항 52] 제51 항에 있어서,상기제1 및 제2 디바이스는 바이어스 전압에 응답하여교호적턴온되는반도체 회로.