가공데이터 · 특허 지식베이스

다이오드, 다이오드의 사용 및 다이오드를 생산하는 방법 document_id 1020137012803

출원번호
1020137012803
분류
전기(H섹션)
문맥 (context)
[청구항 1] 다이오드로서, - 제1 컨덕터(110) 및 제2 컨덕터(140)와; - 비활성 매트릭스(inert matrix)(122)에 적어도 부분적으로 매립된 반도체 물질(121)을 포함하는 반도체층(120)과, 반도체층은 상기 제1 컨덕터와 상기 제2 컨덕터 사이에 배치되고; 그리고 - 비활성 매트릭스(132)에 적어도 부분적으로 매립된 도전 물질(131)을 포함하는 도천층(130)을 포함하고, 도전층은 상기 반도체층과 상기 제2 컨덕터 사이에 배치되며 상기 층들(110, 120, 130, 140)은 제1 방향으로 서로의 상부에 적층되고, 상기 제1 컨덕터(110)와 상기 반도체층(120) 사이의 인터페이스는 정류 접합(rectifying junction)(119)을 제공하고, 상기 도전층(130)과 상기 반도체층(120) 사이의 인터페이스는 제1 접합(129)을 제공하며, 상기 제2 컨덕터(140)와 상기 도전층(130) 사이의 인터페이스는 제2 접합(139)을 제공하고, 동작 시의 상기 정류 접합(119)은, 순방향 바이어스 하에서의 상기 정류 접합(119) 그리고 상기 제1 및 제2 접합들(129, 139)의 총 저항에 비해, 역방향 바이어스 하에서 더 높은 저항을 제공하는 것을 특징으로 하는 다이오드 [청구항 2] 제1항에 있어서,상기 정류 접합은, 순방향 바이어스 하에서의 상기 정류 접합(119) 그리고 상기 제1 및 제2 접합들(129, 139)의 총 저항에 비해, 역방향 바이어스 하에서 적어도 2배 더 높은, 바람직하게는 적어도 5배 더 높은 그리고 더 바람직하게는 10배 더 높은저항제공하는것을특징으로 하는다이오드. [청구항 3] 다이오드로서, - 제1 컨덕터(110) 및 제2 컨덕터(140)와; - 비활성 매트릭스(122)에 적어도 부분적으로 매립된 반도체 물질(121)을 포함하는 반도체층(120)과, 반도체층은 상기 제1 컨덕터와 상기 제2 컨덕터 사이에 배치되고; 그리고 - 비활성 매트릭스(132)에 적어도 부분적으로 매립된 도전 물질(131)을 포함하는 도전층(130)을 포함하고, 도전층은 상기 반도체층과 상기 제2 컨덕터 사이에 배치되며 상기 층들(110, 120, 130, 140)은 제1 방향으로 서로의 상부에 적층되고, 상기 제1 컨덕터(110)와 상기 반도체층(120) 사이의 인터페이스는 정류 접합(119)을 제공하며, 상기 도전층(130)과 상기 반도체층(120) 사이의 인터페이스는 제1 실질적 오믹 접합(substantially ohmic junction)(129)을 제공하며, 상기 제2 컨덕터(140)와 상기 도전층(130) 사이의 인터페이스는 제2 실질적 오믹 접합(139)을 제공하는 것을 특징으로 하는 다이오드 [청구항 4] 제3항에 있어서,동작 시의 상기 정류 접합(119)은 순방향 바이어스 하에서의 상기 정류 접합(119) 그리고 상기 제1 및 제2 실질적 오믹 접합들(129, 139)의 총 저항에 비해, 역방향 바이어스 하에서 더 높은저항제공하는것을특징으로 하는다이오드. [청구항 5] 제3항 또는 제4항에 있어서,동작 시의 그리고 역방향 바이어스 하에서의 상기 정류 접합(119)은 상기 제1 및 제2 실질적 오믹 접합들(129, 139)에 비해, 더 높은저항제공하는것을특징으로 하는다이오드. [청구항 8] 제1항 내지 제5항에 있어서,상기 반도체 물질은 n-도핑 또는 p-도핑된 실리콘이고, 상기 도전 물질은실리사이드포함하는것을특징으로 하는다이오드. [청구항 10] 선행하는 청구항들 중 어느 한 항에 있어서 상기 제2 컨덕터는 금속, 탄소 또는 전기적으로 도전성인 폴리머(polymer)들 또는 이들의 조합들을 포함하거나, 또는 상기 제2 컨덕터는 au, pedot pss, ag 또는 이들의 조합을 포함하는 것을 특징으로 하는 다이오드 [청구항 14] 제12항 또는 제13항에 있어서,상기 반도체 물질의 입자 사이즈는 상기 제1 컨덕터의 거칠기(coarseness)와 실질적으로 동일하고, 그리고/또는 상기 도전 물질 입자 사이즈는 상기 제2 컨덕터의 거칠기와실질적동일한것을특징으로 하는다이오드. [청구항 15] 제12항 내지 제14항 중 어느 한 항에 있어서,상기 반도체 물질 및 상기 도전 물질 둘 모두는 미립자 형태로 구성되고, 상기 반도체층의 반도체 입자들은, 상기 반도체층 양단의 저항이 상기 제1 방향에 수직인 제2 방향에 비해 상기 제1 방향에서 더 낮도록 분포되고; 그리고상기 도전층의 도전 입자들은, 상기 도전층 양단의 저항이 상기 제1 방향에 수직인 제3 방향에 비해상기제1방향분포되는것을특징으로 하는다이오드. [청구항 16] 제15항에 있어서,상기 제1 컨덕터는 상기 반도체층에 중첩하고, 그리고상기 반도체층은, 상기 제2 방향으로 상기 제1 컨덕터 외부에 적어도 상기 제1 컨덕터의 일부를 따라 연장되고, 바람직하게는 상기 제1 컨덕터와 상기 반도체층 사이의 전체 중첩(entire overlap)을 따라 상기 제2 방향으로상기제1컨덕터의외부연장되는것을특징으로 하는다이오드. [청구항 17] 제15항 또는 16항에 있어서,상기 제2 컨덕터는 상기 도전층에 중첩하고, 그리고상기 도전층은, 상기 제3 방향으로 상기 제2 컨덕터 외부에 적어도 상기 제2 컨덕터의 일부를 따라 연장되고, 바람직하게는 상기 제2 컨덕터와 상기 도전층 사이의 전체 중첩을 따라 상기 제3 방향으로상기제2컨덕터의외부연장되는것을특징으로 하는다이오드. [청구항 18] 제15항 내지 제17항 중 어느 한 항에 있어서,상기 제1 컨덕터 및 상기 제2 컨덕터는 교차점(intersection)에서 서로와 교차하고, 상기 반도체층 및 상기 도전층은 상기 교차점에서 상기 제1 컨덕터와 상기 제2 컨덕터 사이에공간적배치되는것을특징으로 하는다이오드. [청구항 19] 제15항 내지 제18항 중 어느 한 항에 있어서,상기 반도체층의 반도체 입자들은, 상기 반도체층 양단의 저항이 상기 제2 방향 및 상기 제3 방향 둘 모두 또는 상기 제1 방향에 수직인 모든 방향들에서에 비해 상기 제1 방향에서 더 낮도록 분포되고; 그리고/또는상기 도전층의 도전 입자들은, 상기 도전층 양단의 저항이 상기 제2 방향 및 상기 제3 방향 둘 모두 또는 상기 제1 방향에 수직인 모든 방향들에서에 비해상기제1방향분포되는것을특징으로 하는다이오드. [청구항 20] 다이오드로서, - 제1 컨덕터(110) 및 제2 컨덕터(140)와; - 비활성 매트릭스(122)에 적어도 부분적으로 매립된 n-도핑 또는 p-도핑된 실리콘(121)을 포함하는 반도체층(120)과, 반도체층은 상기 제1 컨덕터와 상기 제2 컨덕터 사이에 배치되고 상기 제1 컨덕터와 와 직접 컨택하며 - 비활성 매트릭스(132)에 적어도 부분적으로 매립된 실리사이드(131)를 포함하는 실리사이드층(130)을 포함하고, 실리사이드층은 상기 반도체층과 상기 제2 컨덕터 사이에 배치되고, 상기 반도체층 및 상기 제2 컨덕터 와 직접 컨택하는 것을 특징으로 하는 다이오드 [청구항 23] 제1항 내지 제22항 중 어느 한 항에 있어서,상기 다이오드는 0.4 ghz와 5 ghz 사이, 또는 0.4 ghz와 3 ghz 사이, 또는 1 ghz와 3 ghz 사이, 또는 1.5 ghz와 2.5 ghz 사이의 주파수를 가지는 교류 전류(alternating current)를 정류하도록구성된것을특징으로 하는다이오드. [청구항 30] 물품(article)에 적용하기 위한 회로부(circuitry)로서, - 외부 소스로부터 em-방사(em-radiation)를 수신하고 상기 수신된 em-방사를 전기 에너지로 변환하도록 구성된 안테나와 - 상기 안테나로부터 전기 에너지를 수신하고 상기 에너지를 정류 전류로 변환시키도록 구성된 제1항, 제3항 또는 제20항에 따른 다이오드를 포함하는 것을 특징으로 하는 물품에 적용하기 위한 회로부 [청구항 31] 제30항에 있어서,상기 정류 전류에 응답하여 자신의 상태를 변경하도록 구성된 표시 디바이스(indicating device)를 더 포함하고, 상기 표시 디바이스는, 바람직하게는 디스플레이 또는 광원, 그리고 더 바람직하게는 전기 변색 디스플레이들(electrochromic displays), e-링크 디스플레이들, lcd-디스플레이들, 쌍안정 디스플레이들(bistable displays), 정전용량식 디스플레이들(capacitive displays), led-디스플레이들, oled-디스플레이들 또는 이들의 조합들을 포함하는 그룹으로부터 선택된 디스플레이, 또는 led들 및 oled들을 포함하는 그룹으로부터 선택된 광원인 것을 특징으로 하는 물품적용하기 위한회로부. [청구항 32] 제30항 또는 제31항에 있어서,무선 디바이스, 바람직하게는 휴대용 및/또는 핸드헬드(handheld) 무선 디바이스, 더 바람직하게는 휴대용 및/또는 핸드헬드 무선 통신 디바이스, 가장 바람직하게는 pda, 노트북, 전자 리딩 패드 또는 휴대폰으로부터 방출된 em-방사를 수신하고 정류하도록 구성된 것을 특징으로 하는 물품적용하기 위한회로부. [청구항 33] 제30항 내지 제32항 중 어느 항에 있어서,상기 다이오드는 0.4와 5 ghz 사이, 또는 0.4 ghz와 3 ghz 사이, 또는 1 ghz와 3 ghz 사이, 또는 1.5 ghz와 2.5 ghz 사이의 주파수를 가지는 교류 전류를 정류하도록 구성된 것을 특징으로 하는 물품적용하기 위한회로부.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 1항 및 3항에 기재된 다이오드에서, 역방향 바이어스 시 정류 접합(119)이 순방향 바이어스 시의 총 저항과 비교하여 더 높은 저항을 제공하기 위한 구성 요소들의 적층 순서와 각 인터페이스의 관계를 설명하라.
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    청구항 1항과 3항을 바탕으로 다이오드의 적층 순서, 각 인터페이스의 명칭 및 관계, 그리고 역방향 바이어스 시 정류 접합의 저항 특성을 분석해야 한다.

  2. 2정보 추출information_extraction

    청구항 1항과 3항에서 제1 컨덕터, 반도체층, 도전층, 제2 컨덕터의 적층 순서와 각 인터페이스(정류 접합, 제1 접합/오믹 접합, 제2 접합/오믹 접합)를 추출한다.

    • 상기 층들(110, 120, 130, 140)은 제1 방향으로 서로의 상부에 적층되고
  3. 3근거 선택evidence_selection

    적층 순서(제1 컨덕터 -> 반도체층 -> 도전층 -> 제2 컨덕터), 인터페이스 관계(110-120: 정류 접합, 120-130: 제1 접합/오믹 접합, 130-140: 제2 접합/오믹 접합), 그리고 저항 비교 조건을 선택한다.

    • 제1 컨덕터(110)와 상기 반도체층(120) 사이의 인터페이스는 정류 접합(rectifying junction)(119)을 제공하고, 상기 도전층(130)과 상기 반도체층(120) 사이의 인터페이스는 제1 접합(129)을 제공하며, 상기 제2 컨덕터(140)와 상기 도전층(130) 사이의 인터페이스는 제2 접합(139)을 제공하고
  4. 4논리 통합logical_integration

    적층 순서에 따라 각 인터페이스가 형성되며, 역방향 바이어스 시 정류 접합(119)의 저항이 순방향 바이어스 시의 정류 접합 저항과 제1 및 제2 접합 저항의 총합보다 높다는 논리를 결합한다.

    • 역방향 바이어스 하에서 더 높은 저항을 제공하는 것을 특징으로 하는 다이오드
  5. 5결론 도출conclusion_formulation

    구성 요소는 제1 컨덕터, 반도체층, 도전층, 제2 컨덕터 순으로 적층되며, 정류 접합은 제1 컨덕터와 반도체층 사이에, 제1 접합(오믹 접합)은 반도체층과 도전층 사이에, 제2 접합(오믹 접합)은 도전층과 제2 컨덕터 사이에 위치한다. 역방향 바이어스 시 정류 접합의 저항은 순방향 바이어스 시의 정류 접합 및 제1, 제2 접합의 총 저항보다 높다.

  6. 6답변 생성answer_generation

    질문에 명시된 적층 순서, 인터페이스 관계, 저항 특성을 종합하여 최종 답변을 작성한다.

최종 답변 (final_answer)
다이오드의 구성 요소는 제1 방향을 따라 제1 컨덕터(110), 반도체층(120), 도전층(130), 제2 컨덕터(140) 순으로 적층된다. 각 인터페이스의 관계는 다음과 같다: (1) 제1 컨덕터와 반도체층 사이에는 정류 접합(119)이 형성되고, (2) 반도체층과 도전층 사이에는 제1 접합(또는 제1 실질적 오믹 접합, 129)이 형성되며, (3) 도전층과 제2 컨덕터 사이에는 제2 접합(또는 제2 실질적 오믹 접합, 139)이 형성된다. 역방향 바이어스 시, 정류 접합(119)은 순방향 바이어스 시의 정류 접합 저항과 제1 및 제2 접합(129, 139)의 저항을 합산한 총 저항과 비교하여 더 높은 저항을 제공한다.
핵심 해석 (core_interpretation)
본 발명은 정류 접합과 오믹 접합(제1, 제2 접합)의 적층 구조를 통해, 역방향 바이어스 시 정류 접합의 저항을 순방향 바이어스 시의 전체 접합 저항보다 높게 유지함으로써 다이오드의 정류 특성을 최적화하는 기술에 관한 것이다.