반도체 다이오드 가변 저항 메모리 장치 및 가변 저항 메모리 장치의 제조 방법 document_id 1020140074167

[청구항 1] 제1 불순물을 포함하는 제1 반도체 패턴 상기 제1 반도체 패턴 상에 형성된 제1 확산 배리어 패턴 상기 제1 확산 배리어 패턴 상에 형성된 진성 반도체 패턴 상기 진성 반도체 패턴 상에 형성된 제2 확산 배리어 패턴; 및 상기 제2 확산 배리어 패턴 상에 형성된 제2 불순물을 포함하는 제2 반도체 패턴을 포함하는 반도체 다이오드 [청구항 2] 제1항에 있어서,상기 제1 확산 배리어 패턴 및 상기 제2 확산 배리어 패턴은 확산 방지 도펀트를 함유하는 반도체 물질포함하는반도체 다이오드. [청구항 3] 제2항에 있어서,상기 제1 확산 배리어 패턴 및 상기 제2 확산 배리어 패턴은 탄소가 도핑된 폴리실리콘 또는 실리콘 탄화물포함하는반도체 다이오드. [청구항 4] 제1항에 있어서,상기 제1 불순물 및 상기 제2 불순물은 각각 n형 불순물 및 p형 불순물포함하는반도체 다이오드. [청구항 5] 제1 불순물을 포함하는 제1 반도체 패턴 상기 제1 반도체 패턴 상에 형성된 진성 반도체 패턴 상기 진성 반도체 패턴 상에 형성된 제2 불순물을 포함하는 제2 반도체 패턴; 및 복수의 최대 도펀트 영역들을 가지며 상기 제1 반도체 패턴, 상기 진성 반도체 패턴 및 상기 제2 반도체 패턴 내에 분포된 도펀트 영역을 포함하는 반도체 다이오드 [청구항 6] 제5항에 있어서,상기 도펀트 영역은 탄소포함하는반도체 다이오드. [청구항 7] 제5항에 있어서,상기 최대 도펀트 영역은,상기 제1 반도체 패턴 및 상기 진성 반도체 패턴의 계면 인접부에 형성된 제1 최대 도펀트 영역; 및상기 제2 반도체 패턴 및 상기 진성 반도체 패턴의 계면 인접부에 형성된 제2 최대 도펀트 영역포함하는반도체 다이오드. [청구항 8] 제7항에 있어서,상기 도펀트 영역의 농도는 상기 제1 반도체 패턴, 상기 진성 반도체 패턴 및 상기 제2 반도체 패턴의 상기 계면들감소하는반도체 다이오드. [청구항 9] 제1 방향으로 연장하는 복수의 제1 도전 라인들 상기 제1 도전 라인 상부에 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 제2 도전 라인들; 및 상기 제1 도전 라인 및 상기 제2 도전 라인의 교차부들에 배치되며, 상기 제1 도전 라인 상에 순차적으로 적층된 제1 불순물을 포함하는 제1 반도체 패턴, 제1 확산 배리어 패턴, 진성 반도체 패턴, 제2 확산 배리어 패턴 및 제2 불순물을 포함하는 제2 반도체 패턴을 포함하는 반도체 다이오드; 및 상기 반도체 다이오드 상에 배치되는 가변 저항 패턴을 포함하는 메모리 셀들을 포함하는 가변 저항 메모리 장치 [청구항 10] 제9항에 있어서,제1 확산 배리어 패턴 및 상기 제2 확산 배리어 패턴은 탄소가 도핑된 폴리실리콘 또는 실리콘 탄화물포함하는가변 저항 메모리 장치. [청구항 11] 제9항에 있어서,상기 가변 저항 패턴은 페로브스카이트(perovskite) 계열 물질 또는 전이 금속 산화물을 포함하는 적어도 하나의 가변 저항층포함하는가변 저항 메모리 장치. [청구항 12] 제9항에 있어서,상기 가변 저항 패턴은 칼코게나이드(chalcogenide) 계열 물질을 포함하는 상변화 물질 패턴포함하는가변 저항 메모리 장치. [청구항 13] 제9항에 있어서,상기 반도체 다이오드의 측벽을 감싸는 스페이서더 포함하는가변 저항 메모리 장치. [청구항 14] 제13항에 있어서,상기 스페이서는 탄소 함유 절연물질포함하는가변 저항 메모리 장치. [청구항 15] 제14항에 있어서,상기 스페이서는 실리콘 탄산화물 또는 실리콘 탄질화물포함하는가변 저항 메모리 장치. [청구항 16] 제13항에 있어서,상기 스페이서는,상기 메모리 셀의 측벽 및 상기 제1 도전 라인의 측벽 상에 형성된 제1 스페이서; 및상기 메모리 셀의 측벽 및 상기 제2 도전 라인의 측벽 상에 형성된 제2 스페이서포함하는가변 저항 메모리 장치. [청구항 17] 제13항에 있어서,상기 메모리 셀들을 감싸며, 상기 스페이서 상에 형성된 절연막 패턴을 더 포함하며,상기 절연막 패턴은 인접하는 상기 메모리 셀들 사이에 형성된 에어 갭들포함하는가변 저항 메모리 장치. [청구항 18] 제17항에 있어서,상기 에어 갭은 상기 제1 방향으로 연장하는 제1 에어 갭 및 상기 제2 방향으로 연장하는 제2 에어 갭포함하는가변 저항 메모리 장치. [청구항 19] 제1 방향으로 연장하는 복수의 제1 도전 라인들 상기 제1 도전 라인 상부에 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 제2 도전 라인들; 및 상기 제1 도전 라인 및 상기 제2 도전 라인의 교차부들에 배치되며, 상기 제1 도전 라인 상에 순차적으로 적층된 제1 불순물을 포함하는 제1 반도체 패턴, 진성 반도체 패턴 및 제2 불순물을 포함하는 제2 반도체 패턴을 포함하고, 복수의 최대 도펀트 영역들을 가지며 상기 제1 반도체 패턴, 상기 진성 반도체 패턴 및 상기 제2 반도체 패턴 내에 분포된 도펀트 영역을 포함하는 반도체 다이오드; 및 상기 반도체 다이오드 상에 배치되는 가변 저항 패턴을 포함하는 메모리 셀들을 포함하는 가변 저항 메모리 장치 [청구항 20] 제19항에 있어서,상기 도펀트 영역은 탄소를 포함하며, 상기 최대 도펀트 영역은,상기 제1 반도체 패턴 및 상기 진성 반도체 패턴의 계면 인접부에 형성된 제1 최대 도펀트 영역; 및상기 제2 반도체 패턴 및 상기 진성 반도체 패턴의 계면 인접부에 형성된 제2 최대 도펀트 영역포함하는가변 저항 메모리 장치.