그래핀 트랜지스터를 웨이퍼 결합 프로세스로 구비하는 트랜지스터 document_id 1020140190169

[청구항 2] 청구항 1 항에 있어서,상기 제 2 웨이퍼는 하나 이상의 cmos 배선, 구조들 및 디바이스들을 포함하는 것; 을특징으로 하는트랜지스터 [청구항 3] 청구항 1 항에 있어서,상기 제 1 웨이퍼는 절연 웨이퍼, 절연 상층(insulating overlayer)을 구비하는 웨이퍼, 중 선택되는 것을 포함하는 것; 을특징으로 하는트랜지스터 [청구항 4] 청구항 1 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 그리고 상기 장벽조정회로가 포함되는 cmos디바이스층에 대한 컨택들 각각은 구리를 포함하고, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 그래핀 굽힘 회로에 대한 소스 및 드레인 컨택들과 상기 장벽조정회로가 포함되는 cmos디바이스층에 대한 복수의 컨택들 사이에 구리 대 구리 결합의 방식에 의해서 결합되는 것; 을특징으로 하는트랜지스터 [청구항 5] 청구항 1 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 그리고 상기 장벽조정회로가 포함되는 cmos디바이스층에 대한 컨택들 각각은 알루미늄을 포함하고, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 그래핀 굽힘 회로에 대한 소스 및 드레인 컨택들과 상기 장벽조정회로가 포함되는 cmos디바이스층에 대한 복수의 컨택들 사이에 알루미늄 대 알루미늄 결합의 방식에 의해서 결합되는 것; 을특징으로 하는트랜지스터 [청구항 6] 청구항 1 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 그리고 상기 장벽조정회로가 포함되는 cmos디바이스층에 대한 컨택들 각각은 금을 포함하고, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 그래핀 굽힘 회로에 대한 소스 및 드레인 컨택들과 상기 장벽조정회로가 포함되는 cmos디바이스층에 대한 복수의 컨택들 사이에 금 대 금 결합의 방식에 의해서 결합되는 것; 을특징으로 하는트랜지스터 [청구항 7] 청구항 1 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 그리고 상기 장벽조정회로가 포함되는 cmos디바이스층에 대한 컨택들 각각은 정렬 구조를 포함하는 것; 을특징으로 하는트랜지스터 [청구항 8] 청구항 1 항에 있어서,상기 제 1 절연층 및 상기 제 2 절연층 사이가 결합되는 것은접착층을 구비하되,상기 접착층은 접착제, 에폭시(epoxy)접착제, 초음파접착, 열접착, 열압착접착, 반도체 공정의 분위기 안에서 접착을 할 수 있는 공정에서 수행되는 접착, 중 선택되는 것으로 형성되는 것; 을특징으로 하는트랜지스터 [청구항 9] 청구항 1 항에 있어서,상기 제 1 웨이퍼 및 상기 제 2 웨이퍼가 결합되는 것은열압착접합이 수행되는 것; 을특징으로 하는트랜지스터 [청구항 10] 청구항 1 항에 있어서,상기 제 1 웨이퍼 및 상기 제 2 웨이퍼가 결합되는 것은열음파(thermosonic)접합이 수행되는 것; 을특징으로 하는트랜지스터 [청구항 12] 청구항 11 항에 있어서,상기 제 2 웨이퍼는 하나 이상의 cmos 배선, 구조들 및 디바이스들을 포함하는 것; 을특징으로 하는트랜지스터 [청구항 13] 청구항 11 항에 있어서,상기 제 1 웨이퍼는 절연 웨이퍼, 절연 상층(insulating overlayer)을 구비하는 웨이퍼, 중 선택되는 것을 포함하는 것; 을특징으로 하는트랜지스터 [청구항 14] 청구항 11 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 및 장벽조정회로 그리고 상기 cmos 디바이스층에 대한 컨택들 각각은 구리를 포함하고, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 그래핀 굽힘 회로에 대한 소스 및 드레인 컨택들 및 장벽조정회로와 상기 cmos 디바이스층에 대한 복수의 컨택들 사이에 구리 대 구리 결합의 방식에 의해서 결합되는 것; 을특징으로 하는트랜지스터 [청구항 15] 청구항 11 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 및 장벽조정회로 그리고 상기 cmos 디바이스층에 대한 컨택들 각각은 알루미늄을 포함하고, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 그래핀 굽힘 회로에 대한 소스 및 드레인 컨택들 및 장벽조정회로와 상기 cmos 디바이스층에 대한 복수의 컨택들 사이에 알루미늄 대 알루미늄 결합의 방식에 의해서 결합되는 것; 을특징으로 하는트랜지스터 [청구항 16] 청구항 11 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 및 장벽조정회로 그리고 상기 cmos 디바이스층에 대한 컨택들 각각은 금을 포함하고, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 그래핀 굽힘 회로에 대한 소스 및 드레인 컨택들 및 장벽조정회로와 상기 cmos 디바이스층에 대한 복수의 컨택들 사이에 금 대 금 결합의 방식에 의해서 결합되는 것; 을특징으로 하는트랜지스터 [청구항 17] 청구항 11 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 및 장벽조정회로 그리고 상기 cmos 디바이스층에 대한 컨택들 각각은 정렬 구조를 포함하는 것; 을특징으로 하는트랜지스터 [청구항 18] 청구항 11 항에 있어서,상기 제 2 절연층 및 상기 제 3 절연층 사이가 결합되는 것은접착층을 구비하되,상기 접착층은 접착제, 에폭시(epoxy)접착제, 초음파접착, 열접착, 열압착접착, 반도체 공정의 분위기 안에서 접착을 할 수 있는 공정에서 수행되는 접착, 중 선택되는 것으로 형성되는 것; 을특징으로 하는트랜지스터 [청구항 19] 청구항 11 항에 있어서,상기 제 1 웨이퍼 및 상기 제 2 웨이퍼가 결합되는 것은열압착접합이 수행되는 것; 을특징으로 하는트랜지스터 [청구항 20] 청구항 11 항에 있어서,상기 제 1 웨이퍼 및 상기 제 2 웨이퍼가 결합되는 것은열음파(thermosonic)접합이 수행되는 것; 을특징으로 하는트랜지스터 [청구항 22] 청구항 21 항에 있어서,상기 제 2 웨이퍼와 결합된 제 1 웨이퍼는 적어도 하나의 장벽조정회로가 구비되고,더하여, 하나 이상의 cmos 배선, 구조들 및 디바이스들이 더 구비되는 것; 을특징으로 하는트랜지스터 [청구항 23] 청구항 21 항에 있어서,상기 제 2 웨이퍼는 하나 이상의 cmos 배선, 구조들 및 디바이스들을 포함하는 것; 을특징으로 하는트랜지스터 [청구항 24] 청구항 21 항에 있어서,상기 제 1 웨이퍼는 절연 웨이퍼, 절연 상층(insulating overlayer)을 구비하는 웨이퍼, 중 선택되는 것을 포함하는 것; 을특징으로 하는트랜지스터 [청구항 25] 청구항 21 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 그리고 상기 cmos 디바이스층에 대한 컨택들 각각은 구리를 포함하고, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 그래핀 굽힘 회로에 대한 소스 및 드레인 컨택들과 상기 cmos 디바이스층에 대한 복수의 컨택들 사이에 구리 대 구리 결합의 방식에 의해서 결합되는 것; 을특징으로 하는트랜지스터 [청구항 26] 청구항 21 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 그리고 상기 cmos 디바이스층에 대한 컨택들 각각은 알루미늄을 포함하고, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 그래핀 굽힘 회로에 대한 소스 및 드레인 컨택들과 상기 cmos 디바이스층에 대한 복수의 컨택들 사이에 알루미늄 대 알루미늄 결합의 방식에 의해서 결합되는 것; 을특징으로 하는트랜지스터 [청구항 27] 청구항 21 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 그리고 상기 cmos 디바이스층에 대한 컨택들 각각은 금을 포함하고, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼는 상기 그래핀 굽힘 회로에 대한 소스 및 드레인 컨택들과 상기 cmos 디바이스층에 대한 복수의 컨택들 사이에 금 대 금 결합의 방식에 의해서 결합되는 것; 을특징으로 하는트랜지스터 [청구항 28] 청구항 21 항에 있어서,상기 그래핀굽힘 회로에 대한 소스 및 드레인 컨택들 그리고 상기 cmos 디바이스층에 대한 컨택들 각각은 정렬 구조를 포함하는 것; 을특징으로 하는트랜지스터 [청구항 29] 청구항 21 항에 있어서,상기 제 1 절연층 및 상기 제 2 절연층 사이가 결합되는 것은접착층을 구비하되,상기 접착층은 접착제, 에폭시(epoxy)접착제, 초음파접착, 열접착, 열압착접착, 반도체 공정의 분위기 안에서 접착을 할 수 있는 공정에서 수행되는 접착, 중 선택되는 것으로 형성되는 것; 을특징으로 하는트랜지스터 [청구항 30] 청구항 21 항에 있어서,상기 제 1 웨이퍼 및 상기 제 2 웨이퍼가 결합되는 것은열압착접합이 수행되는 것; 을특징으로 하는트랜지스터 [청구항 31] 청구항 21 항에 있어서,상기 제 1 웨이퍼 및 상기 제 2 웨이퍼가 결합되는 것은열음파(thermosonic)접합이 수행되는 것; 을특징으로 하는트랜지스터 [청구항 35] 트랜지스터의 제조방법에 있어서, 최소한 하나 이상의 전극핀이 구비된 테이블의 상부에 기판을 위치시키는 단계, 및 상기 기판에 절연층을 형성하기 전 또는 절연층을 형성하는 도중에 상기 테이블에 구비된 최소한 하나 이상의 전극핀에 전압을 인가하여, 하전된 나노입자를 기판에 부착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 36] 트랜지스터의 제조방법에 있어서, 입자부착기 내부에 구비된 최소한 하나 이상의 전극핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 하전된 나노입자를 상기 입자부착기에 도입하는 단계, 및 상기 테이블에 구비된 최소한 하나 이상의 전극핀에 전압을 인가하여 상기 선택적 식각된 절연층이 구비된 웨이퍼 상부에 하전된 나노입자를 부착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 37] 트랜지스터의 제조방법에 있어서, 입자부착기 내부에 구비된 최소한 하나 이상의 전극핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 하전된 나노입자를 상기 입자부착기에 도입하는 단계, 및 상기 테이블에 구비된 최소한 하나 이상의 전극핀에 전압을 인가하여 상기 선택적 식각된 절연층이 구비된 웨이퍼 상부에 하전된 나노입자를 부착시키는 단계, 및 상기 하전된 나노입자가 부착된 선택적 식각된 절연층이 구비된 웨이퍼 상부에 절연층을 형성하는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 38] 트랜지스터의 제조방법에 있어서, 스파크증착장치 내부에 구비된 최소한 하나 이상의 전극핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 스파크증착장치의 상부에 위치한 입자발생기에서 스파크 방전을 이용해 하전된 나노입자를 발생시키고, 이를 불활성 기체를 이용하여 상기 선택적 식각된 절연층이 구비된 웨이퍼가 상부에 위치한 최소한 하나 이상의 전극핀이 구비된 테이블로 이동시키는 단계, 및 최소한 하나 이상의 전극핀이 구비된 테이블로 이동한 하전된 나노입자는 상기 하전된 나노입자와 반대 극이 인가되어 있는 최소한 하나 이상의 전극핀으로 인하여, 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착되는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 39] 트랜지스터의 제조방법에 있어서, 스파크증착장치 내부에 구비된 최소한 하나 이상의 전극핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 스파크증착장치의 상부에 위치한 입자발생기에서 스파크 방전을 이용해 하전된 나노입자를 발생시키고, 이를 불활성 기체를 이용하여 상기 선택적 식각된 절연층이 구비된 웨이퍼가 상부에 위치한 최소한 하나 이상의 전극핀이 구비된 테이블로 이동시키는 단계, 및 최소한 하나 이상의 전극핀이 구비된 테이블로 이동한 하전된 나노입자는 상기 하전된 나노입자와 반대 극이 인가되어 있는 최소한 하나 이상의 전극핀으로 인하여, 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착되는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼를 진공열증착기로 이동시켜 하전된 입자가 부착되어 있는 선택적 식각된 절연층이 구비된 웨이퍼 표면 위로 절연층을 열층착방법을 통하여 증착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 40] 트랜지스터의 제조방법에 있어서, 마이크로인쇄장치 내부에 구비된 최소한 하나 이상의 전극핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 마이크로인쇄장치에서 마이크로인쇄를 이용해 하전된 나노입자가 포함된 용액을 상기 선택적 식각된 절연층이 구비된 웨이퍼에 인쇄하는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼에 인쇄된 하전된 나노입자는 반대 극이 인가되어 있는 최소한 하나 이상의 전극핀으로 인하여, 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착되는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착된 하전된 입자를 제외한 나머지 용액을 증발시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 41] 트랜지스터의 제조방법에 있어서, 마이크로인쇄장치 내부에 구비된 최소한 하나 이상의 전극핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 마이크로인쇄장치에서 마이크로인쇄를 이용해 하전된 나노입자가 포함된 용액을 상기 선택적 식각된 절연층이 구비된 웨이퍼에 인쇄하는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼에 인쇄된 하전된 나노입자는 반대 극이 인가되어 있는 최소한 하나 이상의 전극핀으로 인하여, 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착되는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착된 하전된 입자를 제외한 나머지 용액을 증발시키는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼를 진공열증착기로 이동시켜 하전된 입자가 부착되어 있는 선택적 식각된 절연층이 구비된 웨이퍼 표면 위로 절연층을 열층착방법을 통하여 증착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 42] 청구항 35 항 내지 청구항 37 항 중 어느 한 항에 있어서,상기 하전된 나노입자는 에어로졸 형태로 부착되는 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 43] 청구항 35 항 내지 청구항 41 항 중 어느 한 항에 있어서,상기 전극핀은 그래핀 굽힘 회로에 하나 이상의 전하를갖는입자가 구비되는 위치에 위치되는 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 44] 청구항 35 항 내지 청구항 37 항 중 어느 한 항에 있어서,상기 하나 이상의 전극핀은 하전된 나노입자와 반대 극이 되도록 전압이 인가되는 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 45] 청구항 36 항 내지 청구항 41 항 중 어느 한 항에 있어서,상기 선택적 식각된 절연층이 구비된 웨이퍼 대신에 기판을 위치시키는 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 46] 트랜지스터의 제조방법에 있어서, 테이블의 상부에 최소한 하나 이상의 전극핀이 구비된 기판을 위치시키는 단계, 및 상기 최소한 하나 이상의 전극핀이 구비된 기판에 절연층을 형성하기 전 또는 절연층을 형성하는 도중에 상기 최소한 하나 이상의 전극핀에 전압을 인가하여, 하전된 나노입자를 기판에 부착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 47] 트랜지스터의 제조방법에 있어서, 입자부착기 내부에 구비된 테이블의 상부에 최소한 하나 이상의 전극핀이 구비된 웨이퍼를 위치시키는 단계, 및 하전된 나노입자를 상기 입자부착기에 도입하는 단계, 및 상기 최소한 하나 이상의 전극핀에 전압을 인가하여 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼 상부에 하전된 나노입자를 부착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 48] 트랜지스터의 제조방법에 있어서, 입자부착기 내부에 구비된 테이블의 상부에 최소한 하나 이상의 전극핀이 구비된 웨이퍼를 위치시키는 단계, 및 하전된 나노입자를 상기 입자부착기에 도입하는 단계, 및 상기 하나 이상의 전극핀에 전압을 인가하여 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼 상부에 하전된 나노입자를 부착시키는 단계, 및 상기 하전된 나노입자가 부착된 최소한 하나 이상의 전극핀이 구비된 웨이퍼 상부에 절연층을 형성하는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 49] 트랜지스터의 제조방법에 있어서, 스파크증착장치 내부에 구비된 테이블의 상부에 최소한 하나 이상의 전극핀이 구비된 웨이퍼를 위치시키는 단계, 및 스파크증착장치의 상부에 위치한 입자발생기에서 스파크 방전을 이용해 하전된 나노입자를 발생시키고, 이를 불활성 기체를 이용하여 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼가 상부에 위치한 테이블로 이동시키는 단계, 및 테이블로 이동한 하전된 나노입자는 상기 하전된 나노입자와 반대 극이 인가되어 있는 최소한 하나 이상의 전극핀으로 인하여, 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼 표면에 부착되는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 50] 트랜지스터의 제조방법에 있어서, 스파크증착장치 내부에 구비된 테이블의 상부에 최소한 하나 이상의 전극핀이 구비된 웨이퍼를 위치시키는 단계, 및 스파크증착장치의 상부에 위치한 입자발생기에서 스파크 방전을 이용해 하전된 나노입자를 발생시키고, 이를 불활성 기체를 이용하여 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼가 상부에 위치한 테이블로 이동시키는 단계, 및 테이블로 이동한 하전된 나노입자는 상기 하전된 나노입자와 반대 극이 인가되어 있는 최소한 하나 이상의 전극핀으로 인하여, 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼 표면에 부착되는 단계, 및 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼를 진공열증착기로 이동시켜 하전된 입자가 부착되어 있는 최소한 하나 이상의 전극핀이 구비된 웨이퍼 표면 위로 절연층을 열층착방법을 통하여 증착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 51] 트랜지스터의 제조방법에 있어서, 마이크로인쇄장치 내부에 구비된 테이블의 상부에 최소한 하나 이상의 전극핀이 구비된 웨이퍼를 위치시키는 단계, 및 마이크로인쇄장치에서 마이크로인쇄를 이용해 하전된 나노입자가 포함된 용액을 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼에 인쇄하는 단계, 및 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼에 인쇄된 하전된 나노입자는 반대 극이 인가되어 있는 최소한 하나 이상의 전극핀으로 인하여, 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼 표면에 부착되는 단계, 및 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼 표면에 부착된 하전된 입자를 제외한 나머지 용액을 증발시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 52] 트랜지스터의 제조방법에 있어서, 마이크로인쇄장치 내부에 구비된 테이블의 상부에 최소한 하나 이상의 전극핀이 구비된 웨이퍼를 위치시키는 단계, 및 마이크로인쇄장치에서 마이크로인쇄를 이용해 하전된 나노입자가 포함된 용액을 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼에 인쇄하는 단계, 및 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼에 인쇄된 하전된 나노입자는 반대 극이 인가되어 있는 최소한 하나 이상의 전극핀으로 인하여, 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼 표면에 부착되는 단계, 및 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼 표면에 부착된 하전된 입자를 제외한 나머지 용액을 증발시키는 단계, 및 상기 최소한 하나 이상의 전극핀이 구비된 웨이퍼를 진공열증착기로 이동시켜 하전된 입자가 부착되어 있는 최소한 하나 이상의 전극핀이 구비된 웨이퍼 표면 위로 절연층을 열층착방법을 통하여 증착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 53] 청구항 46 항 내지 청구항 48 항 중 어느 한 항에 있어서,상기 하전된 나노입자는 에어로졸 형태로 부착되는 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 54] 청구항 46 항 내지 청구항 52 항 중 어느 한 항에 있어서,상기 전극핀은 그래핀 굽힘 회로에 하나 이상의 전하를갖는입자가 구비되는 위치에 위치되는 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 55] 청구항 46 항 내지 청구항 48 항 중 어느 한 항에 있어서,상기 하나 이상의 전극핀은 하전된 나노입자와 반대 극이 되도록 전압이 인가되는 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 56] 청구항 47 항 내지 청구항 52 항 중 어느 한 항에 있어서,상기 하나 이상의 전극핀이 구비된 웨이퍼 대신에 하나 이상의 전극핀이 구비된 기판을 위치시키는 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 57] 트랜지스터의 제조방법에 있어서, 최소한 하나 이상의 자석핀이 구비된 테이블의 상부에 기판을 위치시키는 단계, 및 상기 기판에 절연층을 형성하기 전 또는 절연층을 형성하는 도중에 상기 테이블에 구비된 최소한 하나 이상의 자석핀으로 인하여, 하나 이상의 자성입자를 기판에 부착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 58] 트랜지스터의 제조방법에 있어서, 입자부착기 내부에 구비된 최소한 하나 이상의 자석핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 하나 이상의 자성입자를 상기 입자부착기에 도입하는 단계, 및 상기 테이블에 구비된 최소한 하나 이상의 자석핀으로 인하여, 상기 선택적 식각된 절연층이 구비된 웨이퍼 상부에 하나 이상의 자성입자를 부착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 59] 트랜지스터의 제조방법에 있어서, 입자부착기 내부에 구비된 최소한 하나 이상의 자석핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 하나 이상의 자성입자를 상기 입자부착기에 도입하는 단계, 및 상기 테이블에 구비된 최소한 하나 이상의 자석핀으로 인하여, 상기 선택적 식각된 절연층이 구비된 웨이퍼 상부에 하나 이상의 자성입자를 부착시키는 단계, 및 상기 하나 이상의 자성입자가 부착된 선택적 식각된 절연층이 구비된 웨이퍼 상부에 절연층을 형성하는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 60] 트랜지스터의 제조방법에 있어서, 입자부착기 내부에 구비된 최소한 하나 이상의 자석핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 입자부착기의 상부의 입자구비대에 하나 이상의 자성입자를 구비하고, 이를 불활성 기체를 이용하여 상기 선택적 식각된 절연층이 구비된 웨이퍼가 상부에 위치한 최소한 하나 이상의 자석핀이 구비된 테이블로 이동시키는 단계, 및 최소한 하나 이상의 자석핀이 구비된 테이블로 이동한 하나 이상의 자성입자는 상기 테이블에 구비된 최소한 하나 이상의 자석핀으로 인하여, 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착되는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 61] 트랜지스터의 제조방법에 있어서, 입자부착기 내부에 구비된 최소한 하나 이상의 자석핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 입자부착기의 상부의 입자구비대에 하나 이상의 자성입자를 구비하고, 이를 불활성 기체를 이용하여 상기 선택적 식각된 절연층이 구비된 웨이퍼가 상부에 위치한 최소한 하나 이상의 자석핀이 구비된 테이블로 이동시키는 단계, 및 최소한 하나 이상의 자석핀이 구비된 테이블로 이동한 하나 이상의 자성입자는 상기 테이블에 구비된 최소한 하나 이상의 자석핀으로 인하여, 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착되는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼를 진공열증착기로 이동시켜 최소한 하나 이상의 자성입자가 부착되어 있는 선택적 식각된 절연층이 구비된 웨이퍼 표면 위로 절연층을 열층착방법을 통하여 증착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 62] 트랜지스터의 제조방법에 있어서, 마이크로인쇄장치 내부에 구비된 최소한 하나 이상의 자석핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 마이크로인쇄장치에서 마이크로인쇄를 이용해 하나 이상의 자성입자가 포함된 용액을 상기 선택적 식각된 절연층이 구비된 웨이퍼에 인쇄하는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼에 인쇄된 하나 이상의 자성입자는 상기 테이블에 구비된 최소한 하나 이상의 자석핀으로 인하여, 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착되는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착된 최소한 하나 이상의 자성입자를 제외한 나머지 용액을 증발시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 63] 트랜지스터의 제조방법에 있어서, 마이크로인쇄장치 내부에 구비된 최소한 하나 이상의 자석핀이 구비된 테이블의 상부에 선택적 식각된 절연층이 구비된 웨이퍼를 위치시키는 단계, 및 마이크로인쇄장치에서 마이크로인쇄를 이용해 하나 이상의 자성입자가 포함된 용액을 상기 선택적 식각된 절연층이 구비된 웨이퍼에 인쇄하는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼에 인쇄된 하나 이상의 자성입자는 상기 테이블에 구비된 최소한 하나 이상의 자석핀으로 인하여, 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착되는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼 표면에 부착된 최소한 하나 이상의 자성입자를 제외한 나머지 용액을 증발시키는 단계, 및 상기 선택적 식각된 절연층이 구비된 웨이퍼를 진공열증착기로 이동시켜 최소한 하나 이상의 자성입자가 부착되어 있는 선택적 식각된 절연층이 구비된 웨이퍼 표면 위로 절연층을 열층착방법을 통하여 증착시키는 단계; 를 포함하는 것을 특징으로 하는 트랜지스터의 제조방법 [청구항 64] 청구항 57 항에 있어서,상기 하나 이상의 자성입자는 에어로졸 형태로 상기 기판 상부에 부착되는 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 65] 청구항 57 항 내지 청구항 63 항 중 어느 한 항에 있어서,상기 자석핀은 그래핀 굽힘 회로에 하나 이상의 자성입자가 구비되는 위치에 위치되는 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 66] 청구항 57 항 내지 청구항 63 항 중 어느 한 항에 있어서,상기 하나 이상의 자석핀은 하나 이상의 전자석핀인 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 67] 청구항 57 항 내지 청구항 63 항 중 어느 한 항에 있어서,상기 하나 이상의 자석핀은 하나 이상의 영구자석핀인 것; 을특징으로 하는트랜지스터의 제조방법 [청구항 68] 청구항 58 항 내지 청구항 63 항 중 어느 한 항에 있어서,상기 선택적 식각된 절연층이 구비된 웨이퍼 대신에 기판을 위치시키는 것; 을특징으로 하는트랜지스터의 제조방법