윈도우 없는 와이어 본드 어셈블리를 위해 이중의 단자 세트를 이용하는 스터브 최소화 document_id 1020147012016

[청구항 2] 제1항에 있어서,상기 마이크로 전자 요소는 임의의 여타 기능보다, 메모리 저장 어레이의 기능을 제공하기 위한 더 많은 수의 능동 소자구현하는,마이크로 전자 패키지. [청구항 3] 제1항에 있어서,상기 도전성 구조체는 상기 콘택을 상기 기판 콘택과 전기적으로 연결하는 와이어 본드포함하는,마이크로 전자 패키지. [청구항 4] 제1항에 있어서,상기 제1 세트 및 제2 세트 각각의 상기 제1 단자는, 상기 어드레스가능 메모리 위치를 결정하기 위해 상기 마이크로 전자 패키지 내의 상기 회로에 의해 이용될 수 있는 모든상기어드레스정보전달하도록구성되는,마이크로 전자 패키지. [청구항 5] 제1항에 있어서,상기 제1 세트 및 제2 세트 각각의 상기 제1 단자는 상기 마이크로 전자 요소의 동작 모드를 제어하는정보전달하도록구성되는,마이크로 전자 패키지. [청구항 6] 제4항에 있어서,상기 제1 세트 및 제2 세트 각각의 상기 제1 단자는 상기 마이크로 전자 패키지에 전송되는 모든 명령 신호를 전달하도록 구성되고, 상기 명령 신호기록 인에이블, 로우(row) 어드레스 스트로브 신호, 및 컬럼 어드레스 스트로브 신호인, 마이크로 전자 패키지. [청구항 7] 제1항에 있어서,상기 제1 세트 및 제2 세트 각각의 상기 제1 단자는 상기 마이크로 전자 패키지에 전송되는 클록 신호를 전달하도록 구성되고, 상기 클록 신호는 상기 어드레스 정보를 전달하는 신호를 샘플링하기위해이용되는클록인, 마이크로 전자 패키지. [청구항 8] 제1항에 있어서,상기 제1 세트 및 제2 세트 각각의 상기 제1 단자는 상기 마이크로 전자 패키지에 전송되는 모든뱅크 어드레스 신호전달하도록구성되는,마이크로 전자 패키지. [청구항 9] 제1항에 있어서,상기 제1 세트 및 제2 세트의 상기 제1 단자는, 상기 기판의 서로 반대편인 제1 에지 및 제2 에지에 평행한 방향으로 각각 연장되는 제1 그리드 및 제2 그리드의 컬럼 내의 위치에 배치되고, 상기 이론상 축은, 상기 기판의 상기 제1 에지 및 제2 에지에 평행하고 상기 제1 에지 및 제2 에지로부터 등거리에 있는 라인으로부터의 거리가, 상기 제1 단자의 임의의 인접한 2개의 컬럼들 사이의 최소 피치의 3.5배이하인,마이크로 전자 패키지. [청구항 10] 제1항에 있어서,상기 제1 세트 및 제2 세트는, 상기 기판의 서로 반대편인 제1 에지 및 제2 에지에 평행한 방향으로 각각 연장되는 제1 그리드 및 제2 그리드의 컬럼 내의 위치에 배치되고, 상기 제1 그리드 및 제2 그리드 각각에서 적어도 하나의 컬럼은, 상기 기판의 상기 제1 에지 및 제2 에지에 평행하고 상기 제1 에지 및 제2 에지로부터 등거리에 있는 라인으로부터, 상기 제1 단자의 임의의 인접한 2개의 컬럼들 사이의 최소 피치의 3.5배 이하의 거리 내배치되는,마이크로 전자 패키지. [청구항 11] 제1항에 있어서,상기 제1 세트 및 제2 세트는 각각의 제1 그리드 및 제2 그리드 내의 위치에 배치되며, 상기 제1 그리드 및 제2 그리드 각각은 상기 제1 단자의 서로 평행한 제1 컬럼 및 제2 컬럼포함하는,마이크로 전자 패키지. [청구항 12] 제11항에 있어서,상기 제1 그리드 또는 상기 제2 그리드 중 적어도 하나의 그리드는 이러한 그리드의 서로 평행한 상기 제1 컬럼과 상기 제2 컬럼 사이에 적어도 하나의 단자포함하는,마이크로 전자 패키지. [청구항 13] 제1항에 있어서,각각의 그리드는 상기 제1 단자의 서로 평행하면서 인접하는 2개의 컬럼포함하는,마이크로 전자 패키지. [청구항 14] 제1항에 있어서,상기 단자는 제2 단자를 포함하고, 상기 제2 단자 중 적어도 몇몇은상기어드레스정보이외의정보전달하도록구성되는,마이크로 전자 패키지. [청구항 15] 제14항에 있어서,상기 제1 세트 및 제2 세트의 상기 제1 단자는 각각의 제1 그리드 및 제2 그리드 내의 위치에 배치되고, 상기 제2 단자는 상기 제1 그리드 및 제2 그리드 이외의 상기 제2 표면 상의 위치배치되는,마이크로 전자 패키지. [청구항 16] 제14항에 있어서,상기 제1 세트 및 제2 세트는 각각의 제1 그리드 및 제2 그리드 내의 위치에 배치되고, 상기 제2 단자 중 적어도 몇몇은 상기 제1 그리드 및 제2 그리드 내배치되는,마이크로 전자 패키지. [청구항 17] 제14항에 있어서,상기 제1 세트 및 제2 세트는 각각의 제1 그리드 및 제2 그리드 내의 위치에 배치되고, 상기 제2 단자의 일부분은 제3 그리드에 배열되며, 상기 제2 단자의 다른 부분은 제4 그리드에 배열되고, 상기 제3 그리드 및 제4 그리드의 단자의 컬럼은 서로 평행하면서 상기 제1 그리드 및 제2 그리드의 단자의 컬럼과 평행하고,상기 제3 그리드에서 상기 제2 단자의 신호 할당은 상기 제4 그리드에서 상기 제2 단자의 신호 할당의 미러이미지인,마이크로 전자 패키지. [청구항 18] 제17항에 있어서,상기 제1 그리드 및 제2 그리드는 상기 제3 그리드 및 제4 그리드서로 분리하는,마이크로 전자 패키지. [청구항 19] 제18항에 있어서,상기 제2 단자의 일부분은 제5 그리드에 배열되며, 상기 제2 단자의 다른 부분은 제6 그리드에 배열되고, 상기 제5 그리드 및 제6 그리드의 단자의 컬럼은 서로 평행하며, 상기 제1 단자 및 제2 단자에서의 단자의 컬럼이 연장되는 제1 방향을 가로지르는 제2 방향으로 연장되고,상기 제5 그리드의 상기 제2 단자의 신호 할당은 상기 제1 그리드와 제2 그리드 사이의 축 주위로 대칭을 이루고, 상기 제6 그리드의 상기 제2 단자의 신호 할당은 상기 제1 그리드와 제2 그리드 사이의 상기 축 주위로 대칭을 이루며, 상기 축은 상기 기판의 서로 반대편인 제1 에지와 제2 에지등거리에 있는,마이크로 전자 패키지. [청구항 20] 제1항에 있어서,상기 마이크로 전자 패키지는 상기 기판의 상기 제1 표면에 대면하는 표면을 갖는 제1 칩을 더 포함하고, 상기 제1 칩은 상기 제1 그리드 및 제2 그리드 중 적어도 하나의 상기 제1 단자와 전기적으로 연결되며, 상기 제1 칩은 상기 제1 단자를 통해 수신되는 적어도 하나의 신호를 재생성하고 이와 같이 재생성된 신호를 상기 마이크로전자요소출력하도록구성되는,마이크로 전자 패키지. [청구항 21] 제20항에 있어서,상기 제1 단자는 상기 마이크로 전자 요소의 동작 모드를 제어하는 정보를 전달하도록 구성되고, 상기 제1 칩은 상기 동작 모드를 제어하는 정보를 재생성하거나 또는 적어도 부분적인 디코딩하는 것중적어도하나수행하도록구성되는,마이크로 전자 패키지. [청구항 22] 제1항에 있어서,상기 마이크로 전자 요소는 제1 마이크로 전자 요소이며, 상기 기판 콘택의 세트는 기판 콘택의 제1 세트이고,상기 마이크로 전자 패키지는 제2 마이크로 전자 요소를 더 포함하며, 상기 제2 마이크로 전자 요소는, 상기 기판의 상기 제1 표면에 대면하는 후면, 상기 후면의 반대편인 전면, 및 상기 제2 마이크로 전자 요소의 전면 위로 연장되는 도전성 구조체를 통해 상기 기판 콘택과 전기적으로 연결되는 상기 전면 상의 복수의 요소 콘택을 포함하고, 상기 제2 마이크로 전자 요소는 메모리 저장 어레이의 기능을 가지고,상기 제1 세트 및 제2 세트 각각의 상기 제1 단자는, 상기 제1 마이크로 전자 요소 및 제2 마이크로 전자 요소 중 적어도 하나의 마이크로 전자 요소 내에서의 메모리 저장 어레이의 모든 이용가능한 어드레스가능 메모리 위치 중에서 어드레스가능 메모리 위치를 결정하기 위해, 상기 마이크로 전자 패키지 내의 회로에 의해 이용될 수 있는어드레스정보전달하도록구성되는,마이크로 전자 패키지. [청구항 23] 제22항에 있어서,상기 제1 마이크로 전자 요소 및 제2 마이크로 전자 요소의 후면은, 상기 기판의 상기 제1 표면에 인접하면서 상기 제1 표면에 평행한 하나의 평면배열되는,마이크로 전자 패키지. [청구항 24] 제22항에 있어서,상기 제1 세트의 상기 제1 단자는 상기 제1 마이크로 전자 요소와 전기적으로 연결되고, 상기 제2 세트의 상기 제1 단자는 상기 제2 마이크로 전자 요소와 전기적연결되는,마이크로 전자 패키지. [청구항 25] 제24항에 있어서,상기 제1 세트 및 제2 세트의 상기 제1 단자는 상기 제1 마이크로 전자 요소 및 제2 마이크로 전자 요소 각각과 전기적연결되는,마이크로 전자 패키지. [청구항 26] 제22항에 있어서,상기 제1 세트 및 제2 세트의 단자는 각각의 제1 그리드 및 제2 그리드 내의 위치에 배치되며, 상기 제1 그리드의 상기 제1 단자는 상기 제1 마이크로 전자 요소와 전기적으로 연결되지만 상기 제2 마이크로 전자 요소와는 전기적으로 연결되지 않고, 상기 제2 그리드의 상기 제1 단자는 상기 제2 마이크로 전자 요소와 전기적으로 연결되지만 상기 제1 마이크로 전자 요소와는 전기적연결되지 않는,마이크로 전자 패키지. [청구항 27] 제1항에 있어서,상기 기판은 유전체 요소를 포함하고, 상기 유전체 요소는 상기 유전체 요소의 평면에서 30 ppm/℃(섭씨 온도당 ppm) 미만의 열팽창 계수갖는,마이크로 전자 패키지. [청구항 28] 제1항에 있어서,상기 기판은 12 ppm/℃ 미만의 cte를 갖는 요소포함하는,마이크로 전자 패키지. [청구항 30] 제29항에 있어서,상기 제1 그리드 및 제2 그리드 각각의 상기 제1 단자는, 상기 어드레스가능 메모리 위치를 결정하기 위해, 상기 마이크로 전자 패키지 내의 회로에 의해 이용될 수 있는상기어드레스정보중전달하도록구성되는,마이크로 전자 패키지.