평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화 document_id 1020147012128

[청구항 2] 제1항에 있어서,각각의 상기 마이크로전자 요소는, 임의의 다른 기능보다 메모리 저장 어레이 기능을 제공하기 위해 다수의 능동 소자포함하는,마이크로전자 패키지. [청구항 3] 제1항에 있어서,상기 단자는, 상기 어드레스가능 메모리 위치를 결정하기 위해 상기 마이크로전자 패키지 내의 회로에 의해 사용 가능한 모든어드레스정보전달하도록구성되는,마이크로전자 패키지. [청구항 4] 제1항에 있어서,상기 단자는, 상기 마이크로전자 요소의 동작 모드를 제어하는정보전달하도록구성되는,마이크로전자 패키지. [청구항 5] 제1항에 있어서,상기 단자는, 상기 마이크로전자 패키지로 전송되는 모든 명령 신호를 전달하도록 구성되고, 상기 명령 신호기록 인에이블(write enable) 신호, 로우 어드레스 스트로브(row address strobe) 신호, 및 컬럼(column) 어드레스 스트로브 신호인, 마이크로전자 패키지. [청구항 6] 제1항에 있어서,상기 단자는, 상기 마이크로전자 패키지로 전송되는 클록 신호를 전달하도록 구성되고, 상기 클록 신호는, 상기 어드레스 정보를 전달하는신호샘플링하는데사용되는클록인, 마이크로전자 패키지. [청구항 7] 제1항에 있어서,상기 단자는, 상기 마이크로전자 패키지로 전송되는 모든 뱅크(bank)어드레스신호전달하도록구성되는,마이크로전자 패키지. [청구항 8] 제1항에 있어서,상기 기판은, 상기 기판의 평면에서 12ppm/℃ 미만의 열팽창 계수(cte)를 갖는 재료로필수적이루어지는요소인,마이크로전자 패키지. [청구항 9] 제1항에 있어서,상기 기판은, 상기 기판의 평면에서 30ppm/℃ 미만의 열팽창 계수를 갖는 재료로 필수적으로 이루어지는 유전체 요소포함하는,마이크로전자 패키지. [청구항 10] 제1항에 있어서,상기 단자는, 제1 단자이고, 상기 제2 표면은, 상기 중앙 영역과 상기 기판의 상기 제1 표면 및 상기 제2 표면 사이에서 연장하는 대향하는 제1 에지 및 제2 에지 사이에 주변 영역(peripheral region)을 가지며, 상기 마이크로전자 패키지는, 복수의 제2 단자를 더 포함하고, 상기 제2 단자 중 적어도 일부는, 상기 주변 영역 중 하나 이상에서 상기 제2 표면에 노출되며, 상기 제2 단자는, 상기 마이크로전자 패키지를 상기 마이크로전자 패키지 외부에 있는하나이상의컴포넌트접속하도록구성되는,마이크로전자 패키지. [청구항 11] 제10항에 있어서,상기 제2 단자 중 적어도 일부는,상기어드레스정보이외의정보전달하도록구성되는,마이크로전자 패키지. [청구항 12] 제11항에 있어서,상기 어드레스 정보 이외의 정보를 전달하도록 구성되는 상기 제2 단자 중 적어도 일부는, 상기 중앙 영역에서 상기 제2 표면노출되는,마이크로전자 패키지. [청구항 13] 제1항에 있어서,상기 리드 중 적어도 일부는, 상기 애퍼처 중 하나 이상을 통해 연장하는 와이어 본드포함하는,마이크로전자 패키지. [청구항 14] 제13항에 있어서,상기 리드는, 상기 애퍼처 중 하나 이상을 통해 연장하는 와이어본드인,마이크로전자 패키지. [청구항 15] 제1항에 있어서,상기 리드 중 적어도 일부는, 리드 본드포함하는,마이크로전자 패키지. [청구항 16] 제1항에 있어서,상기 제1 마이크로전자 요소의 상기 표면은, 상기 기판의 상기 제1 표면에 대면(confront)하고, 상기 제2 마이크로전자 요소의 상기 표면은, 적어도 부분적으로 상기 제1 마이크로전자 요소의 후면위에 놓이는,마이크로전자 패키지. [청구항 17] 제1항에 있어서,상기 마이크로전자 요소의 상기 표면은, 상기 기판의 상기 제1 표면에 평행한 단일 평면배열되는,마이크로전자 패키지. [청구항 18] 제1항에 있어서,상기 마이크로전자 요소 중 하나 이상과 열적 통신(thermal communication)하는 히트 스프레더더 포함하는,마이크로전자 패키지. [청구항 19] 제1항에 있어서,상기 마이크로전자 요소의 메모리 저장 어레이 기능은 각각 nand 플래시, 저항성 ram, 상변화(phase-change) 메모리, 자기 ram, 정적 ram, 동적 ram, 스핀-토크(spin-torque) ram, 또는 컨텐츠-어드레스가능 메모리 기술구현되는,마이크로전자 패키지. [청구항 20] 제1항에 있어서,각각의 상기 마이크로전자 요소는, dram(dynamic random access memory) 집적 회로 칩포함하는,마이크로전자 패키지. [청구항 21] 제1항에 있어서,각각의 상기 마이크로전자 요소는, 상기 마이크로전자 요소 중 다른 요소와 기능적으로 그리고 기계적등가인,마이크로전자 패키지. [청구항 22] 제1항에 있어서,상기 마이크로전자 패키지는, 상기 단자 중 적어도 일부 및 상기 마이크로전자 패키지 내의 상기 마이크로전자 요소 중 하나 이상과 전기적으로 접속되는 반도체 요소를 더 포함하고, 상기 반도체 요소는, 상기 마이크로전자 패키지의 상기 단자 중 하나 이상에서 수신된 적어도 하나의 신호를 재생 또는 적어도 부분적으로 디코딩 또는 재생 및 적어도 부분적으로디코딩하도록구성되는,마이크로전자 패키지. [청구항 23] 제1항에 있어서,상기 단자는, 네 개 이하의 컬럼배열되는,마이크로전자 패키지. [청구항 24] 제23항에 있어서,상기 컬럼은, 상기 애퍼처의 상기 축평행하는,마이크로전자 패키지. [청구항 25] 제1항에 있어서,상기 단자는, 두 개 이하의 컬럼배열되는,마이크로전자 패키지. [청구항 26] 제25항에 있어서,상기 단자는, 평행하는 제1 컬럼 및 제2 컬럼배열되는,마이크로전자 패키지. [청구항 27] 제1항에 있어서,상기 단자는, 하나의 컬럼배열되는,마이크로전자 패키지. [청구항 28] 제1항에 있어서,상기 제1 마이크로전자 요소 및 상기 제2 마이크로전자 요소 각각의 상기 콘택은, 하나의 컬럼배열되는,마이크로전자 패키지. [청구항 29] 제1항에 있어서,상기 기판의 상기 제1 표면을 향하는 표면을 가지며, 메모리 저장 어레이 기능을 갖는 제3 마이크로전자 요소더 포함하는,마이크로전자 패키지. [청구항 30] 제29항에 있어서,상기 기판은, 제3 애퍼처를 가지고, 상기 제3 애퍼처는, 상기 제3 애퍼처의 길이 방향으로 연장하며 상기 제1 축 및 상기 제2 축에 평행한 제3 축을 가지며, 상기 제3 마이크로전자 요소는, 상기 제3 마이크로전자 요소의 상기 표면에 노출되고 상기 애퍼처 중 하나 이상과 정렬되는 복수의 콘택을 가지고, 상기 마이크로전자 패키지는, 상기 제3 마이크로전자 요소의 상기 콘택과 상기 단자 사이에 전기적으로 접속되는 제2 리드를 더 포함하고, 상기 제2 리드는 각각, 상기 애퍼처 중 하나 이상과 정렬되는 부분갖는,마이크로전자 패키지. [청구항 31] 제29항에 있어서,상기 기판의 상기 제1 표면을 향하는 표면을 가지며, 메모리 저장 어레이 기능을 갖는 제4 마이크로전자 요소더 포함하는,마이크로전자 패키지. [청구항 32] 제31항에 있어서,상기 기판은, 제3 애퍼처 및 제4 애퍼처를 가지며, 상기 제3 마이크로전자 요소 및 상기 제4 마이크로전자 요소는 각각 상기 제3 마이크로전자 요소와 상기 제4 마이크로전자 요소의 상기 표면에 노출되고 상기 애퍼처 중 하나 이상과 정렬되는 복수의 콘택을 가지고, 상기 마이크로전자 패키지는, 상기 제3 마이크로전자 요소 및 상기 제4 마이크로전자 요소 각각의 상기 콘택과 상기 단자 사이에 전기적으로 접속되는 제2 리드를 더 포함하고,상기 제2 리드는 각각, 상기 애퍼처 중 하나 이상과 정렬되는 부분갖는,마이크로전자 패키지. [청구항 33] 제32항에 있어서,상기 제3 애퍼처 및 상기 제4 애퍼처는, 상기 제3 애퍼처 및 상기 제4 애퍼처의 길이 방향으로 연장하는 평행한 제3 축 및 제4 축을 각각 가지며, 상기 제3 축은, 상기 제1 축평행한,마이크로전자 패키지. [청구항 34] 제32항에 있어서,상기 제1 축은, 상기 제3 애퍼처의 길이 방향으로 연장하고, 상기 제2 축은, 상기 제4 애퍼처의 길이 방향연장하는,마이크로전자 패키지. [청구항 35] 제32항에 있어서,상기 제1 마이크로전자 요소 및 상기 제3 마이크로전자 요소의 상기 표면은, 상기 기판의 상기 제2 표면에 평행한 단일 평면에 배열되고, 상기 제2 마이크로전자 요소 및 상기 제4 마이크로전자 요소 각각의 상기 표면은, 상기 제1 마이크로전자 요소 및 상기 제3 마이크로전자 요소 중 하나 이상의 후면 위에 적어도 부분적놓이는,마이크로전자 패키지. [청구항 37] 제36항에 있어서,상기 단자는, 상기 어드레스가능 메모리 위치를 결정하기 위해 상기 마이크로전자 패키지 내의 회로에 의해 사용 가능한상기어드레스정보전달하도록구성되는,마이크로전자 패키지.