반도체 적층체 및 그 제조 방법, 반도체 디바이스의 제조 방법, 반도체 디바이스, 도펀트 조성물, 도펀트 주입층, 그리고 도프층의 형성 방법 document_id 1020147016618

[청구항 20] (a) 기재, (b) 상기 기재 상에 적층되어 있는 실리콘 입자로 만들어져 있는 미소결 실리콘 입자층, (c) 상기 미소결 실리콘 입자층 상에 적층되어 있는 광 투과성층 을 갖는, 미소결 실리콘 적층체 [청구항 21] (a) 기재, (b) 상기 기재 상에 적층되어 있는 실리콘 입자로 만들어져 있는 소결 실리콘 입자층, (c) 상기 소결 실리콘 입자층 상에 적층되어 있는 광 투과성층 을 갖는, 반도체 적층체 [청구항 22] (a) 유리 기재, (b) 상기 유리 기재 상에 직접 적층되어 있는 실리콘 입자로 만들어져 있는 소결 실리콘 입자층으로서, 산술 평균 조도가 100 ㎚ 이하인 소결 실리콘 입자층 을 갖는, 반도체 적층체 [청구항 24] 제 23 항에 있어서,의 공정을 포함하는, 방법：상기 반도체층 또는 기재 상에 상기 제 1 패시베이션층을 퇴적시키는 것,상기 제 1 패시베이션층 중 상기 제 1 영역에 대응하는 영역에 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 상기 제 1 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다, 적용한 상기 제 1 분산체를 건조시켜, 상기 제 1 도펀트 주입층으로 하는 것, 그리고 상기 제 1 도펀트 주입층에 광 조사를 실시함으로써, 상기 제 1 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 1 도프층을 형성함과 함께, 상기 제 1 도펀트 주입층, 및 상기 제 1 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적제거하는 것. [청구항 25] 제 23 항에 있어서,의 공정을 포함하는, 방법：상기 제 1 영역에, 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 상기 제 1 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다, 적용한 상기 제 1 분산체를 건조시켜, 상기 제 1 도펀트 주입층으로 하는 것,상기 반도체층 또는 기재 및 상기 제 1 도펀트 주입층 상에 상기 제 2 패시베이션층을 퇴적시키는 것, 그리고 상기 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역에, 광 조사를 실시함으로써, 상기 제 1 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 1 도프층을 형성함과 함께, 상기 제 1 도펀트 주입층, 및 상기 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적제거하는 것. [청구항 26] 제 23 항에 있어서,의 공정을 포함하는, 방법：상기 반도체층 또는 기재 상에 상기 제 1 패시베이션층을 퇴적시키는 것,상기 제 1 패시베이션층 중 상기 제 1 영역에 대응하는 영역에 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 상기 제 1 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다, 적용한 상기 제 1 분산체를 건조시켜, 상기 제 1 도펀트 주입층으로 하는 것,상기 제 1 패시베이션층 및 상기 제 1 도펀트 주입층 상에 제 2 패시베이션층을 퇴적시키는 것, 그리고 상기 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역에, 광 조사를 실시함으로써, 상기 제 1 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 1 도프층을 형성함과 함께, 상기 제 1 도펀트 주입층, 그리고 상기 제 1 및 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적제거하는 것. [청구항 34] 제 23 항 내지 제 33 항 중 어느 한 항에 있어서,의 공정에 의해 반도체층 또는 기재의 제 2 영역에 제 2 도프층을 형성하는 것을 추가로 포함하는, 방법：상기 제 1 분산체의 적용과 동시에, 상기 제 1 분산체의 적용과 건조 사이에, 상기 제 1 분산체의 건조와 상기 제 1 도펀트 주입층의 제거 사이에, 또는 상기 제 1 도펀트 주입층의 제거 후에, 상기 반도체층 또는 기재의 제 2 영역에, 제 2 입자를 함유하는 제 2 분산체를 적용하는 것, 여기서, 상기 제 2 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 상기 제 1 입자의 도펀트와는 상이한 형의 도펀트에 의해 도프되어 있다, 상기 제 1 분산체의 건조와 동시에, 또는 상기 제 1 분산체의 건조와는 별도로, 적용한 상기 제 2 분산체를 건조시켜, 제 2 도펀트 주입층으로 하는 것, 및 상기 제 1 도펀트 주입층으로의 광 조사와 동시에, 또는 상기 제 1 도펀트 주입층으로의 광 조사와는 별도로, 상기 제 2 도펀트 주입층에 광 조사를 실시함으로써, 상기 제 2 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 2 도프층을 형성함과 함께, 상기 제 2 도펀트 주입층, 및 상기 제 1 및/또는 제 2 패시베이션층 중 상기 제 2 도펀트 주입층에 대응하는 영역을 적어도 부분적제거하는 것. [청구항 38] 제 37 항에 있어서,상기 반도체 기재 또는 층의 제 2 영역에 있어서, 상기 패시베이션층이 적어도 부분적으로 제거되어, 상기 반도체 기재 또는 층에 제 2 입자가 소결되어 있고, 또한 상기 제 2 입자를 개재하여, 또한 상기 패시베이션층을 통해, 상기 제 2 영역에 도달하는 제 2 전극이 형성되어 있고, 상기 제 2 입자가 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 상기 제 1 입자의 도펀트와는 상이한형의도펀트에의해도프되어있으며, 또한 상기 도펀트의 농도가, 상기 제 2 영역의 표면으로부터 0.1 ㎛ 의 깊이에 있어서 1×1017 atoms/㎤ 이상인, 반도체 디바이스. [청구항 39] 제 37 항 또는 제 38 항에 있어서,태양nan전지인,반도체 디바이스. [청구항 41] 제 40 항에 있어서,상기 광 흡수 입자가 규소, 게르마늄 또는 그들의 조합구성되어 있는,도펀트 조성물. [청구항 42] 제 40 항 또는 제 41 항에 있어서,상기 광 흡수 입자가 100 ㎚ 이하의 평균 1 차 입자경갖는,도펀트 조성물. [청구항 43] 제 40 항 내지 제 42 항 중 어느 한 항에 있어서,상기 피크 흡수 파장에 있어서의 피크가 200 ∼ 2500 ㎚ 의 범위에 있어서의 최대피크인,도펀트 조성물. [청구항 44] 제 40 항 내지 제 43 항 중 어느 한 항에 있어서,상기 광 흡수 입자가 도펀트를실질적함유하고않는,도펀트 조성물. [청구항 45] 제 40 항 내지 제 44 항 중 어느 한 항에 있어서,상기 광 흡수 입자가 도펀트에의해도프되어 있는,도펀트 조성물. [청구항 47] 서로 적층되어 있는 하기의 층을 갖는, 도펀트 주입층： 도펀트 원소를 갖는 도펀트 화합물을 함유하고 있는 도펀트 화합물 함유층, 및 100 ∼ 1000 ㎚ 의 범위에 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자를 함유하고 있는 광 흡수 입자 함유층 [청구항 48] 제 47 항에 있어서,상기 광 흡수 입자 함유층 상에 상기 도펀트 화합물 함유층적층되어 있는,도펀트 주입층. [청구항 49] 제 47 항에 있어서,상기 도펀트 화합물 함유층 상에 상기 광 흡수 입자 함유층적층되어 있는,도펀트 주입층. [청구항 50] 제 47 항 내지 제 49 항 중 어느 한 항에 있어서,상기 도펀트 화합물 함유층이, 100 ∼ 1000 ㎚ 의 범위에 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자를 추가함유하고 있는,도펀트 주입층. [청구항 51] 제 47 항 내지 제 50 항 중 어느 한 항에 있어서,상기 광 흡수 입자 함유층이, 도펀트 원소를 갖는 도펀트 화합물을 추가함유하고 있는,도펀트 주입층. [청구항 52] 제 46 항 내지 제 51 항 중 어느 한 항에 있어서,반도체 기재 상에적층되어 있는,도펀트 주입층. [청구항 53] 제 52 항에 있어서,상기 광 흡수 입자가 상기 반도체 기재와 동일한 원소구성되어 있는,도펀트 주입층.