적층 세라믹 커패시터 document_id 1020150000212

[청구항 2] 제1항에 있어서,상기 적층 세라믹 소성체의 상부면이나 하부면 중 상기 하부면은 상기 적층 세라믹 커패시터를 인쇄회로기판에 실장 시 인쇄회로기판과 마주대하는 적층 세라믹 소성체의 일측의 표면이며, 상기 상부면은 상기 하부면과 수직방향으로 이격된 적층 세라믹 소성체의 타측의표면나타내는것을특징으로 하는적층 세라믹 커패시터. [청구항 3] 제1항에 있어서,다수개의 제1내부전극의 각각 사이와 상기 다수개의 제2내부전극의 각각의 사이의 간격은 0.3 내지 5㎛로 이격되어적층 세라믹소성체적층되는것을특징으로 하는적층 세라믹 커패시터. [청구항 4] 제1항에 있어서,다수개의 제1내부전극과 상기 다수개의 제2내부전극은 각각 상기 적층 세라믹 소성체에 수직방향으로 서로 이격되어 중첩되도록 형성되는 내부전극 패턴층과;상기 내부전극 패턴층과 연결되며 적층 세라믹 소성체의 상부면이나 하부면으로 양끝단 중 하나 이상이 노출되도록 형성되는 노출 전극패턴층으로 구성되며, 상기 내부전극 패턴층과 상기 노출 전극패턴층은 각각 cu나 ni을 이용하여판형형성되는것을특징으로 하는적층 세라믹 커패시터. [청구항 5] 제4항에 있어서,상기 노출 전극패턴층은 폭이 30 내지 50㎛이며 높이는내부전극 패턴층형성되는것을특징으로 하는적층 세라믹 커패시터. [청구항 6] 제1항에 있어서,상기 둘 이상의 내부전극부는 각각 서로 다른 면적을 갖는 제1내부전극과 제2내부전극이 다수개가 구비되며, 서로 10㎛ 이상 이격되도록형성되는것을특징으로 하는적층 세라믹 커패시터. [청구항 7] 제1항에 있어서,상기 둘 이상의 내부전극부는 제1내부전극부, 제2내부전극부 및 제3내부전극부로 이루어지며, 상기 제1내부전극부, 상기 제2내부전극부 및 상기 제3내부전극부는 각각 적층 세라믹 소성체에 서로 이격되어 형성되며, 상기 제1내부전극부는 각각 제1면적을 갖도록 적층 세라믹 소성체에 서로 이격되어 형성되며 적층 세라믹 소성체의 상부면이나 하부면으로 일측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되는 다수개의 제1내부전극과, 상기 다수개의 제1내부전극 사이에 위치되고 각각 상기 제1면적을 갖도록 상기 적층 세라믹 소성체에 서로 이격되어 형성되며 적층 세라믹 소성체의 상부면이나 하부면으로 타측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되는 다수개의 제2내부전극으로 이루어지고, 상기 제2내부전극부는 각각 상기 제1내부전극이나 다수개의 제2내부전극의 제1면적 보다 작은 제2면적을 갖도록 적층 세라믹 소성체에 서로 이격되어 형성되며 적층 세라믹 소성체의 상부면이나 하부면으로 일측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되는 다수개의 제3내부전극과, 상기 다수개의 제3내부전극 사이에 위치되고 각각 상기 제2면적을 갖도록 상기 적층 세라믹 소성체에 서로 이격되어 형성되며 적층 세라믹 소성체의 상부면이나 하부면으로 타측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되는 다수개의 제4내부전극으로 이루어지며, 상기 제3내부전극부는 각각 상기 제3내부전극이나 다수개의 제4내부전극의 상기 제2면적 보다 작은 제3면적을 갖도록 적층 세라믹 소성체에 서로 이격되어 형성되며 적층 세라믹 소성체의 상부면이나 하부면으로 일측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되는 다수개의 제5내부전극과, 상기 다수개의 제5내부전극 사이에 위치되고 각각 상기 제3면적을 갖도록 상기 적층 세라믹 소성체에 서로 이격되어 형성되며 적층 세라믹 소성체의 상부면이나 하부면으로 타측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되는다수개의제6내부전극으로이루어지는것을특징으로 하는적층 세라믹 커패시터. [청구항 8] 제1항에 있어서,다수개의 제1내부전극과 상기 다수개의 제2내부전극 중 다수개의 제1내부전극은 각각 제1외부전극에 의해 연결되고, 다수개의 제2내부전극은 각각 제2외부전극에 연결되며, 상기 제1외부전극은 적층 세라믹 소성체의 상부면이나 하부면에 형성되어 적층 세라믹 소성체의 상부면이나 하부면으로 일측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되는 다수개의 제1내부전극을 전기적으로 통하도록 형성되며, 상기 제2외부전극은 적층 세라믹 소성체의 상부면이나 하부면에 형성되어 적층 세라믹 소성체의 상부면이나 하부면으로 타측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되는다수개의제2내부전극을전기적형성되는것을특징으로 하는적층 세라믹 커패시터. [청구항 9] 제8항에 있어서,상기 제1외부전극과 제2외부전극은 각각 au, cu, pt, pd 및 al 중 하나의 재질을 선택해 인쇄, 증착 및 도금 중 하나를 이용하여 두께가 1 내지 100㎛가 되는판형상형성되는것을특징으로 하는적층 세라믹 커패시터. [청구항 11] 제10항에 있어서,상기 하나 이상의 적층 세라믹 커패시터는 각각 적층 세라믹 소성체와;상기 적층 세라믹 소성체의 내측에 위치되도록 형성되는 하나나 둘 이상의 내부전극부로 구성되며, 상기 하나나 둘 이상의 내부전극부는 각각 상기 적층 세라믹 소성체에 서로 이격되어 형성되며 적층 세라믹 소성체의 상부면이나 하부면으로 일측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되는 다수개의 제1내부전극과, 상기 다수개의 제1내부전극 사이에 위치되도록 상기 적층 세라믹 소성체에 서로 이격되어 형성되며 적층 세라믹 소성체의 상부면이나 하부면으로 타측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되는 다수개의 제2내부전극으로 이루어지며, 상기 하나나 둘 이상의 내부전극부는 각각에 하나나 둘 이상의 외부전극으로 연결되며, 상기 하나나 둘 이상의 외부전극부는 각각 적층 세라믹 소성체의 상부면이나 하부면에 형성되어 적층 세라믹 소성체의 상부면이나 하부면으로 일측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되는 다수개의 제1내부전극과 연결되는 제1외부전극과, 적층 세라믹 소성체의 상부면이나 하부면에 형성되어 적층 세라믹 소성체의 상부면이나 하부면으로 일측의 양 끝단 중 하나 이상의 끝단이 노출되도록 형성되어 다수개의 제2내부전극을 연결하는제2외부전극으로이루어지는것을특징으로 하는적층 세라믹 커패시터를 이용한 임베디드 기판.