박막 트랜지스터 기판 및 이를 이용한 표시장치 document_id 1020150025968

[청구항 1] 기판; 상기 기판 위에 배치되며, 다결정 반도체 층, 상기 다결정 반도체 층 위에 배치된 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터; 그리고 상기 기판 위에 배치되며, 제2 게이트 전극, 상기 제2 게이트 전극 위에 배치된 산화물 반도체 층, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터 상기 제1 게이트 전극과 상기 제2 게이트 전극의 위에 배치되며, 질화막과 상기 질화막 위의 산화막을 포함하는 중간 절연막; 그리고 상기 산화물 반도체 층 위에 배치된 에치-스토퍼 층을 포함하는 박막 트랜지스터 기판 [청구항 2] 제 1 항에 있어서,상기 다결정 반도체 층을 덮는 게이트 절연막더 포함하는박막 트랜지스터 기판. [청구항 3] 제 2 항에 있어서,상기 제1 게이트 전극 및 상기 제2 게이트 전극은 상기 게이트 절연막 위배치된박막 트랜지스터 기판. [청구항 4] 제 1 항에 있어서,상기 제1 소스 전극은, 상기 에치-스토퍼 층 위에 배치되며, 상기 에치-스토퍼 층, 상기 중간 절연막 및 상기 게이트 절연막을 관통하는 제1 소스 콘택홀을 통해 상기 다결정 반도체 층의 일측부와 연결되고,상기 제1 드레인 전극은, 상기 에치-스토퍼 층 위에 배치되며, 상기 에치-스토퍼 층, 상기 중간 절연막 및 상기 게이트 절연막을 관통하는 제1 드레인 콘택홀을 통해 상기 다결정 반도체 층의 타측부와 연결되고,상기 제2 소스 전극은, 상기 에치-스토퍼 층 위에 배치되며, 상기 에치-스토퍼 층을 관통하는 제2 소스 콘택홀을 통해 상기 산화물 반도체 층의 일측부와 연결되고,상기 제2 드레인 전극은, 상기 에치-스토퍼 층 위에 배치되며, 상기 에치-스토퍼 층을 관통하는 제2 드레인 콘택홀을 통해 상기 산화물 반도체 층의 타측부와연결되는박막 트랜지스터 기판. [청구항 5] 제 1 항에 있어서,상기 제2 소스 전극은 상기 에치-스토퍼 층 위에서, 상기 산화물 반도체 층의 일측부와 접촉되고,상기 제2 드레인 전극은, 상기 에치-스토퍼 층 위에서, 상기 산화물 반도체 층의 타측부와접촉되는박막 트랜지스터 기판. [청구항 6] 제 1 항에 있어서,상기 중간 절연막은, 상기 질화막 하부에 배치되며, 상기 제1 게이트 전극과 상기 제2 게이트 전극을 덮는, 하부 산화막더 포함하는박막 트랜지스터 기판. [청구항 7] 제 1 항에 있어서,상기 질화막 및 상기 산화막은, 각각 두께인박막 트랜지스터 기판. [청구항 8] 기판; 상기 기판 위에 배치되며, 다결정 반도체 물질을 포함하는 제1 반도체 층 상기 제1 반도체 층을 덮는 게이트 절연막 상기 게이트 절연막 위에서 상기 제1 반도체 층과 중첩하는 제1 게이트 전극 상기 게이트 절연막 위에 배치된 제2 게이트 전극 상기 제1 게이트 전극과 제2 게이트 전극을 덮으며, 질화막과 상기 질화막 위의 산화막을 구비한 중간 절연막 상기 중간 절연막 위에서, 상기 제2 게이트 전극과 중첩하도록 배치되며, 산화물 반도체 물질을 포함하는 제2 반도체 층 상기 중간 절연막 위에 배치된 제1 소스 전극 및 제1 드레인 전극 상기 제2 반도체 층 위에 배치된 에치-스토퍼 층; 그리고 상기 에치-스토퍼 층 위에 배치된 제2 소스 전극 및 제2 드레인 전극을 포함하는 박막 트랜지스터 기판 [청구항 9] 제 8 항에 있어서,상기 제1 소스 전극은, 상기 에치-스토퍼 층 위에 배치되며, 상기 에치-스토퍼 층, 상기 중간 절연막 및 상기 게이트 절연막을 관통하는 제1 소스 콘택홀을 통해 상기 제1 반도체 층의 일측부와 연결되고,상기 제1 드레인 전극은, 상기 에치-스토퍼 층 위에 배치되며, 상기 에치-스토퍼 층, 상기 중간 절연막 및 상기 게이트 절연막을 관통하는 제1 드레인 콘택홀을 통해 상기 제1 반도체 층의 타측부와 연결되고,상기 제2 소스 전극은, 상기 에치-스토퍼 층을 관통하는 제2 소스 콘택홀을 통해 상기 제2 반도체 층의 일측부와 연결되고,상기 제2 드레인 전극은, 상기 에치-스토퍼 층을 관통하는 제2 드레인 콘택홀을 통해 상기 제2 반도체 층의 타측부와연결되는박막 트랜지스터 기판. [청구항 10] 제 8 항에 있어서,상기 제2 소스 전극은 상기 산화물 반도체 층의 일측부와 접촉되고,상기 제2 드레인 전극은 상기 산화물 반도체 층의 타측부와접촉되는박막 트랜지스터 기판. [청구항 11] 제 8 항에 있어서,상기 중간 절연막은, 상기 질화막 하부에 배치되며, 상기 제1 게이트 전극 및 상기 제2 게이트 전극을 덮는, 하부 산화막더 포함하는박막 트랜지스터 기판. [청구항 12] 제 8 항에 있어서,상기 질화막 및 상기 산화막은, 각각 두께인박막 트랜지스터 기판.