박막 트랜지스터 기판 document_id 1020150026002

[청구항 1] 제1 반도체층을 갖는 제1 박막 트랜지스터 상기 제1 반도체층과는 다른 반도체 물질로 이루어진 제2 반도체층을 갖는 제2 박막 트랜지스터; 및 상기 제1 반도체층과 상기 제2 반도체층 사이의 절연막 상에 구비되거나, 상기 제1 반도체층 상에 덮여진 베리어층을 포함하고, 상기 베리어층은 al 2 o 3 , sialon, tio x , tao x , hfo x , lao x , 고저항 산화물 반도체 중 어느 하나 이상을 포함하는 박막 트랜지스터 기판 [청구항 2] 제 1 항에 있어서,상기 제1 반도체층이 폴리 실리콘 반도체를 포함하고, 상기 제2 반도체층이 상기 고저항 산화물 반도체 보다 저항이 낮은 산화물 반도체포함하는박막 트랜지스터 기판. [청구항 3] 제 2 항에 있어서,기판 상에 구비된 차광층; 상기 차광층을 덮는 버퍼층; 및 상기 버퍼층과 상기 절연막 사이에 구비되어 상기 제1 반도체층을 덮는 제1 게이트 절연막; 상기 베리어층 상에 구비된 제2 중간 절연막; 및 상기 제2 중간 절연막 상에 구비된 보호막을 더 포함하고,상기 베리어층이 상기 절연막 상구비된박막 트랜지스터 기판. [청구항 4] 제 3 항에 있어서,상기 제1 박막 트랜지스터는 상기 제1 게이트 절연막을 사이에 두고 상기 제1 반도체층과 중첩되는 제1 게이트 전극; 상기 제2 중간 절연막, 상기 베리어층, 상기 절연막, 및 상기 게이트 절연막을 관통하는 제1 콘택홀을 통해 상기 제1 반도체층의 소스 영역에 접촉된 제1 소스 전극; 상기 제2 중간 절연막, 상기 베리어층, 상기 절연막, 및 상기 게이트 절연막을 관통하는 제2 콘택홀을 통해 상기 제1 반도체층의 드레인 영역에 접촉된 제1 드레인 전극포함하는박막 트랜지스터 기판. [청구항 5] 제 4 항에 있어서,상기 제2 박막 트랜지스터는 제2 게이트 절연막을 사이에 두고 상기 제2 반도체층과 중첩되는 제2 게이트 전극; 상기 제2 중간 절연막을 관통하는 제3 콘택홀을 통해 상기 제2 반도체층의 소스 영역에 접촉된 제2 소스 전극; 상기 제2 중간 절연막을 관통하는 제4 콘택홀을 통해 상기 제2 반도체층의 드레인 영역에 접촉된 제2 드레인 전극포함하는박막 트랜지스터 기판. [청구항 6] 제 2 항에 있어서,기판 상에 구비된 차광층; 상기 차광층을 덮는 버퍼층; 및 상기 베리어층과, 상기 절연막 사이에 구비된 제1 게이트 절연막; 상기 절연막 상에 구비된 제2 중간 절연막; 및 상기 제2 중간 절연막 상에 구비된 보호막을 더 포함하고,상기 베리어층이 상기 제1 반도체층덮는박막 트랜지스터 기판. [청구항 7] 제 6 항에 있어서,상기 제1 박막 트랜지스터는 상기 제1 게이트 절연막을 사이에 두고 상기 제1 반도체층과 중첩되는 제1 게이트 전극; 상기 제2 중간 절연막, 상기 절연막, 상기 게이트 절연막 및 상기 베리어층을 관통하는 제1 콘택홀을 통해 상기 제1 반도체층의 소스 영역에 접촉된 제1 소스 전극; 상기 제2 중간 절연막, 상기 절연막, 상기 게이트 절연막 및 상기 베리어층을 관통하는 제2 콘택홀을 통해 상기 제1 반도체층의 드레인 영역에 접촉된 제1 드레인 전극포함하는박막 트랜지스터 기판. [청구항 8] 제 7 항에 있어서,상기 제2 박막 트랜지스터는 제2 게이트 절연막을 사이에 두고 상기 제2 반도체층과 중첩되는 제2 게이트 전극; 상기 제2 중간 절연막을 관통하는 제3 콘택홀을 통해 상기 제2 반도체층의 소스 영역에 접촉된 제2 소스 전극; 상기 제2 중간 절연막을 관통하는 제4 콘택홀을 통해 상기 제2 반도체층의 드레인 영역에 접촉된 제2 드레인 전극포함하는박막 트랜지스터 기판.