문맥 (context)
[청구항 2]
제1항에 있어서,각각의 tx-rx 쌍은 송신 레지스터와 수신 레지스터를 포함하고,상기 모듈 클록은 상기 송신 레지스터로부터 상기 수신 레지스터로의 병렬 데이터 스트림을 클로킹(clock)하는 데 사용하기 위해 상기 수신 레지스터로부터 상기 송신 레지스터로 전송(forward)되고,상기 시스템 클록은 각각의 tx-rx 쌍에 공급되는,동기식 데이터 시스템.
[청구항 3]
제2항에 있어서,각각의 tx-rx 쌍의 상기 dll은 상기 모듈 클록과 상기 시스템 클록 간의 위상차에 기초하여 위상 검출기 출력을 생성하는 위상 검출기를 포함하고,상기 조절 가능한 위상 시프터는 상기 위상 검출기 출력에 기초하여 상기 시스템 클록의 위상을 조절하고, 관련된 tx-rx 쌍에 의해 상기 출력 데이터 중 관련된 출력 데이터의 생성을 위해 상기 고속 클록을 생성하는 데 사용되는 위상 조절된 모듈 클록 신호를 생성하도록 구성되고,상기 위상 조절된 모듈 클록 신호는상기모듈클록생성하는데사용되는,동기식 데이터 시스템.
[청구항 4]
제3항에 있어서,각각의 tx-rx 쌍의 상기 dll은, 상기 위상 검출기 출력에 대해 동작하고 루프 필터 출력을 상기 조절 가능한 위상 시프터에 제공하는 루프 필터더 포함하는,동기식 데이터 시스템.
[청구항 5]
제4항에 있어서,각각의 tx-rx 쌍의 상기 위상 검출기, 상기 루프 필터 및 상기 조절 가능한 위상 시프터는 상기 시스템 클록과 상기 모듈 클록 간의 위상 오차를 최소화하도록 구성된 폐루프 시스템의일부인,동기식 데이터 시스템.
[청구항 6]
제5항에 있어서,각각의 tx-rx 쌍은, 상기 위상 조절된 모듈 클록 신호를 주파수 체배하고 상기 고속 클록을 생성하는 주파수 체배기, 및상기 고속 클록을 나누어, 상기 수신 레지스터에 의해 사용되는, 상기 모듈 클록에 대응하는 분할된 클록을 생성하는 주파수 분할기더 포함하는,동기식 데이터 시스템.
[청구항 7]
제6항에 있어서,각각의 tx-rx 쌍은, 상기 수신 레지스터로부터 상기 병렬 데이터 스트림을 수신하고, 상기 고속 클록에 기초하여 상기 출력 데이터 중 하나의 출력 데이터를 생성하는 컨버터더 포함하는,동기식 데이터 시스템.
[청구항 8]
제7항에 있어서,상기 컨버터는 병렬-직렬 컨버터이고,상기 출력 데이터는 각각의 tx-rx 쌍의 상기 고속 클록들이 에지 정렬될 때 위상 정렬되는 디지털 신호들포함하는,동기식 데이터 시스템.
[청구항 9]
제7항에 있어서,상기 컨버터는 디지털-아날로그 컨버터이고,상기 출력 데이터는 각각의 tx-rx 쌍의 상기 고속 클록들이 에지 정렬될 때 위상 정렬되는 아날로그 신호들포함하는,동기식 데이터 시스템.
[청구항 10]
제6항에 있어서,각각의 tx-rx 쌍마다, 상기 송신 레지스터, 상기 위상 검출기 및 상기 루프 필터는 필드 프로그래머블 게이트 어레이(fpga) 내에 구현되고,각각의 tx-rx 쌍마다, 상기 수신 레지스터, 상기 컨버터, 및 상기 주파수 분할기는 집적 회로 내에 구현되고,각각의 tx-rx 쌍마다, 상기 조절 가능한 위상 시프터와 상기 주파수 체배기는 상기 fpga와 상기 집적 회로의 외부구현되는,동기식 데이터 시스템.
[청구항 11]
제6항에 있어서,상기 출력 데이터로부터 선형 주파수 변조된(lfm) 파형들을 생성하는 회로더 포함하는,동기식 데이터 시스템.
[청구항 18]
제17항에 있어서,상기 출력 데이터는 상기 lfm 파형들을 나타내는 디지털 워드들 또는 아날로그 신호들포함하는,레이더 수신기.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
동기식 데이터 시스템에서 각 tx-rx 쌍의 DLL이 시스템 클록과 모듈 클록 간의 위상 오차를 최소화하기 위해 구성하는 폐루프 시스템의 구성 요소들은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation동기식 데이터 시스템 내 DLL이 위상 오차 최소화를 위해 구성하는 폐루프 시스템의 구성 요소를 찾는 것이다.
-
2정보 추출
information_extraction청구항 5에서 폐루프 시스템의 구성 요소에 대한 직접적인 언급을 추출한다.
- 상기 위상 검출기, 상기 루프 필터 및 상기 조절 가능한 위상 시프터는 상기 시스템 클록과 상기 모듈 클록 간의 위상 오차를 최소화하도록 구성된 폐루프 시스템의일부인,동기식 데이터 시스템
-
3근거 선택
evidence_selection폐루프 시스템을 구성하는 세 가지 핵심 요소인 위상 검출기, 루프 필터, 조절 가능한 위상 시프터를 선택한다.
- 상기 위상 검출기, 상기 루프 필터 및 상기 조절 가능한 위상 시프터
-
4논리 통합
logical_integration추출된 구성 요소들이 시스템 클록과 모듈 클록 간의 위상 오차를 최소화하는 폐루프 시스템을 형성함을 확인한다.
- 상기 위상 검출기, 상기 루프 필터 및 상기 조절 가능한 위상 시프터는 상기 시스템 클록과 상기 모듈 클록 간의 위상 오차를 최소화하도록 구성된 폐루프 시스템의일부인
-
5결론 도출
conclusion_formulation질문에 답변하기 위해 구성 요소들을 리스트 형식으로 정리한다.
-
6답변 생성
answer_generation최종 답변으로 위상 검출기, 루프 필터, 조절 가능한 위상 시프터를 제시한다.
최종 답변 (final_answer)
위상 검출기, 루프 필터, 조절 가능한 위상 시프터를 구성하여 시스템 클록과 모듈 클록 간의 위상 오차를 최소화한다.
핵심 해석 (core_interpretation)
본 발명은 위상 검출기, 루프 필터, 조절 가능한 위상 시프터로 구성된 폐루프 시스템(DLL)을 통해 시스템 클록과 모듈 클록 간의 위상 오차를 최소화하는 기술에 관한 것이다.