반도체 패키지 document_id 1020160060362

[청구항 1] 내부에 관통 전극을 포함하는 제1 반도체 칩 상기 제1 반도체 칩의 상면 상에 연결되는 제2 반도체 칩 상기 제1 반도체 칩의 하면 상에 부착되고 제1 필라 구조 및 제1 솔더층을 포함하는 제1 연결 범프; 및 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 배치되며, 상기 제1 반도체 칩을 상기 제2 반도체 칩과 전기적으로 연결시키고, 상기 제1 필라 구조와는 다른 물질을 포함하는 제2 필라 구조 및 제2 솔더층을 포함하는 제2 연결 범프 를 포함하는 반도체 패키지 [청구항 2] 제1항에 있어서,상기 제1 필라 구조는, 상기 제1 반도체 칩의 상기 하면 상에 배치되는 제1 필라층; 및 상기 제1 필라층 상에 배치되며, 상기 제1 필라층보다 상기 제1 반도체 칩의 상기 하면으로부터 더 멀리 위치하는 확산 배리어층을 포함하며,상기 제1 필라층은 상기 제2 필라 구조와 다른물질포함하는것을특징으로 하는반도체 패키지. [청구항 3] 제2항에 있어서,상기 제1 필라 구조의 상기 제1 필라층은 상기 제2 필라 구조에 포함된 물질보다 영률(young’s modulus)이 작은물질포함하는것을특징으로 하는반도체 패키지. [청구항 4] 제2항에 있어서,상기 제1 필라 구조는 구리를 포함하고, 상기 제2 필라 구조는니켈포함하는것을특징으로 하는반도체 패키지. [청구항 5] 제2항에 있어서,상기 제1 필라 구조의 상기 제1 필라층은 구리를 포함하고, 상기 확산 배리어층은니켈포함하는것을특징으로 하는반도체 패키지. [청구항 6] 제2항에 있어서,상기 제1 필라 구조는, 상기 확산 배리어층 상에 형성되며 구리를 포함하는접착층더포함하는것을특징으로 하는반도체 패키지. [청구항 7] 제1항에 있어서,상기 관통 전극nan은상기제1연결범프및상기제2연결범프중적어도하나연결되는것을특징으로 하는반도체 패키지. [청구항 8] 제1항에 있어서,상기 제2 반도체 칩의 측면과 상기 제2 연결 범프를 둘러싸며, 상기 제1 반도체 칩의 상기 하면 또는 상기 제1 연결 범프와 접촉하지 않는 제1 몰딩 부재더 포함하는반도체 패키지. [청구항 9] 제1항에 있어서,상기 제1 필라 구조의 상기 제1 반도체 칩의 상기 상면에 수직한 제1 방향을 따른 제1 높이는, 상기 제2 필라 구조의 상기 제1 방향을 따른 제2 높이보다 큰 것특징으로 하는반도체 패키지. [청구항 10] 제1항에 있어서,상기 제2 솔더층은 상기 제1 솔더층보다 융점이 높은물질포함하는것을특징으로 하는반도체 패키지. [청구항 11] 제1항에 있어서,상기 제1 반도체 칩의 상기 하면과 마주보며, 상기 제1 연결 범프를 통해 상기 제1 반도체 칩과 전기적으로 연결되는 기판; 및상기 제1 반도체 칩을 마주보는 상기 기판의 상면에 반대되는 하면 상에 배치되는 외부 연결 단자;를 더 포함하고,상기 제1 반도체 칩의 상면에 평행한 제2 방향을 따른 제1 연결 범프의 폭이 상기 외부 연결 단자의 상기 제2 방향을 따른 폭보다 작은 것특징으로 하는반도체 패키지. [청구항 12] 제11항에 있어서,상기 기판은 인터포저 또는 인쇄 회로 기판이며,상기 외부 연결 단자의 상기 제2 방향을 따른 폭은 50 마이크로미터보다 큰 것특징으로 하는반도체 패키지. [청구항 13] 제11항에 있어서,상기 제2 반도체 칩의 측면과 상기 제2 연결 범프를 둘러싸며, 상기 제1 반도체 칩의 상기 하면 또는 상기 제1 연결 범프와 접촉하지 않는 제1 몰딩 부재; 및상기 기판과 상기 제1 반도체 칩의 상기 하면 사이에 배치되며, 상기 제1 연결 범프를 둘러싸는 제2 몰딩 부재더 포함하는반도체 패키지. [청구항 14] 기판; 상기 기판의 상면 상에 실장되며, 내부에 관통 전극을 포함하는 제1 반도체 칩 상기 제1 반도체 칩의 상면 상에 실장되는 제2 반도체 칩 상기 제1 반도체 칩과 상기 기판 사이에 개재되며, 제1 필라 구조 및 제1 솔더층을 포함하는 제1 연결 범프; 및 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 개재되며, 상기 제1 필라 구조와는 다른 물질을 포함하는 제2 필라 구조 및 제2 솔더층을 포함하는 제2 연결 범프 를 포함하는 반도체 패키지 [청구항 15] 제14항에 있어서,상기 제1 필라 구조는 상기 제2 필라 구조에 포함된 물질보다 영률이 낮은물질포함하는것을특징으로 하는반도체 패키지. [청구항 16] 제14항에 있어서,상기 기판의 하면 상에 배치되며, 상기 기판의 하면 상에 순차적으로 배치된 하부 금속층 및 솔더볼을 구비하는 외부 연결 단자더 포함하는반도체 패키지. [청구항 17] 기판; 상기 기판의 상면 상에 실장되며, 상기 기판의 상면에 수직한 제1 방향을 따라 적층된 적어도 두 개의 반도체 칩들 상기 적어도 두 개의 반도체 칩들 각각의 사이에 개재되며, 상기 적어도 두 개의 반도체 칩들 중 인접한 두 개의 반도체 칩들 사이를 전기적으로 연결시키는 칩간 연결 범프(inter-chips connection bump) 상기 기판과, 상기 적어도 두 개의 반도체 칩들 중 상기 기판과 가장 가까운 반도체 칩 사이에 개재되며, 상기 칩간 연결 범프와는 다른 구조를 갖는 칩-기판 연결 범프(chip-substrate connection bump); 및 상기 기판의 하면 상에 실장되며 상기 기판의 상면에 평행한 제2 방향을 따라 상기 칩간 연결 범프 또는 상기 칩-기판 연결 범프보다 큰 폭을 갖는 외부 연결 단자 를 포함하는 반도체 패키지 [청구항 18] 제17항에 있어서,개의 반도체 칩들의 측면들을 둘러싸는 제1 몰딩 부재; 및상기 제1 몰딩 부재의 측면, 상기 기판의 상면 및 상기 칩-기판 연결 범프를 둘러싸는 제2 몰딩 부재더 포함하는반도체 패키지. [청구항 19] 제17항에 있어서,상기 칩-기판 연결 범프의 상기 제1 방향을 따른 제3 높이가, 상기 칩간 연결 범프의 상기 제1 방향을 따른 제4 높이보다 큰 것특징으로 하는반도체 패키지. [청구항 20] 제17항에 있어서,상기 칩-기판 연결 범프는 상기 칩간 연결 범프에 포함된 물질보다 영률이 낮은물질포함하는것을특징으로 하는반도체 패키지.