모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법 document_id 1020160109551

[청구항 1] 알 에프(rf) 칩과 통신하는 모뎀 칩에 있어서, 디지털 통신에 기반하여 상기 알 에프 칩으로부터 다수의 샘플들을 포함하는 데이터를 수신하는 디지털 인터페이스; 및 상기 모뎀 칩 내부의 클록 신호에 기반하여 프레임 동기 신호를 생성하고, 상기 생성된 프레임 동기 신호를 상기 디지털 인터페이스로 제공하며, 상기 샘플들을 상기 프레임 동기 신호에 동기하여 수신하는 로직 블록을 구비하는 것을 특징으로 하는 모뎀 칩 [청구항 2] 제1항에 있어서,상기 디지털 인터페이스는, 상기 알 에프 칩으로부터 상기 데이터를 수신하는 파이 블록과, 상기 수신된 데이터로부터 추출된 상기 다수의 샘플들을 일시 저장하는 링크 블록을 포함하고,상기 링크 블록은 프레임 동기 신호에 응답하여상기다수의샘플들을상기로직블록제공하는것을특징으로 하는모뎀 칩. [청구항 3] 제2항에 있어서,상기 파이 블록은 다수의 프레임들에 해당하는 데이터들을 연속하게 수신하고,상기 링크 블록은, 상기 다수의 프레임들 각각에 대해 동일한 레이턴시로서상기샘플들을상기로직블록제공하는것을특징으로 하는모뎀 칩. [청구항 4] 제1항에 있어서,상기 모뎀 칩은, 시스템 클록에 해당하는 제1 클록 신호를 생성하는 제1 클록 생성기를 더 구비하고,상기 로직 블록은, 상기 제1 클록 신호를 이용하여 상기 프레임 동기 신호를 생성하는프레임동기신호생성기포함하는것을특징으로 하는모뎀 칩. [청구항 5] 제1항에 있어서,상기 디지털 인터페이스는,상기 알 에프 칩과 데이터를 송수신하는 하나 이상의 제1 핀; 및 상기 알 에프 칩과 상기 모뎀 칩 사이의 동기를 위한 동기 신호를 송수신하는하나이상의제2핀포함하는것을특징으로 하는모뎀 칩. [청구항 6] 제5항에 있어서,상기 로직 블록은 상기 모뎀 칩 동작에 관련된 기준 시간 정보를 제공하는 시스템 타이머 및 상기 기준 시간에 비동기하게 트리거링되는 신호를 발생하는 동기 정보 레지스터 중 적어도 하나를 포함하고,상기 디지털 인터페이스는,상기시스템 타이머및상기동기정보레지스터중적어도하나의출력을상기동기신호전송하는것을특징으로 하는모뎀 칩. [청구항 7] 제5항에 있어서,상기 모뎀 칩은 상기 클록 신호를 생성하는 제1 클록 생성기를 더 구비하고, 상기 동기 신호는 상기 제1 클록 생성기로 제공되고, 상기 제1 클록 생성기는 상기 알에프칩내의클록생성기와동시업데이트되는것을특징으로 하는모뎀 칩. [청구항 8] 제1항에 있어서,상기 모뎀 칩은, 전송 클록 신호를 생성하여 상기 디지털 인터페이스로 제공하는 클록 생성기; 및상기 알 에프 칩의 안테나를 통한 통신 주파수에 대응하는 상기 전송 클록 신호의 주파수에 관련된 정보를 포함하는 정보 테이블을 더 구비하고,상기 클록 생성기는 상기 정보 테이블로부터의 정보에 따라 상기 전송 클록 신호의 주파수를 조절하여출력하는것을특징으로 하는모뎀 칩. [청구항 9] 제1항에 있어서,전송 클록 신호를 생성하여 상기 디지털 인터페이스로 제공하는 클록 생성기; 및상기 모뎀 칩의 다수의 동작 모드들 중 저전력 모드를 검출하는 모드 검출부를 더 구비하고,상기 클록 생성기는 상기 저전력 모드의 검출 결과에 따라상기전송클록 신호의주파수출력하는것을특징으로 하는모뎀 칩. [청구항 10] 제1항에 있어서,상기 디지털 인터페이스는, 채널에 연결되는 입력 버퍼 및 상기 입력 버퍼의 입력단에 연결되는 온다이 터미네이션(on-die termination) 회로를 포함하고,상기 모뎀 칩은, 상기 채널을 통해 수신되는 정보를 검출함에 의해 상기 채널을 통해 데이터가 전송되지 않는 제1 구간을 판단하고, 상기 제1 구간 동안 상기 입력 버퍼 및 온다이 터미네이션 회로로의 파워 제공을 차단하기 위한 제어 신호를 출력하는 온/오프제어부더구비하는것을특징으로 하는모뎀 칩. [청구항 11] 알 에프(rf) 칩과 통신하는 모뎀 칩에 있어서, 상기 알 에프 칩 내에 구비되는 클록 생성기를 제어하기 위한 제어 정보를 생성하는 제어 정보 생성기; 및 상기 알 에프 칩과 디지털 통신을 수행하고, 적어도 하나의 제1 핀을 통해 상기 알 에프 칩과 데이터를 송수신하고, 적어도 하나의 제2 핀을 통해 상기 알 에프 칩과 상기 제어 정보를 송수신하는 디지털 인터페이스를 구비하는 것을 특징으로 하는 모뎀 칩 [청구항 12] 제11항에 있어서,적어도 하나의 제1 핀을 통한 전달 경로는 정보 손실을 허용하는 경로에 해당하고,상기 적어도 하나의 제2 핀을 통한 전달 경로는 정보 손실을 허용하지 않는경로해당하는것을특징으로 하는모뎀 칩. [청구항 13] 제11항에 있어서,에프 칩으로부터 전송된 데이터에 대한 로직 처리를 수행하는 로직 블록; 및상기 로직 블록으로 시스템 클록에 해당하는 제1 클록 신호를 제공하는 제1 클록 생성기를 더 구비하고,상기 제어 정보 생성기는, 상기 제1 클록 신호과 상기 알 에프 칩 내부의 클록 생성기에서 생성되는 클록 신호 사이의 주파수 오프셋을 보상하기 위한 오프셋 제어 신호를 상기 제어 정보로서 생성하는제어신호생성기더구비하는것을특징으로 하는모뎀 칩. [청구항 14] 제11항에 있어서,상기 모뎀 칩 내부에서 이용되는 제1 클록 신호를 생성하는 제1 클록 생성기; 및상기 제1 클록 신호의 주파수를 조절하기 위한 설정 정보를 저장하는 제어 레지스터를 더 구비하고,상기 제어 정보에 따라, 상기 제1 클록 생성기의 업데이트 타이밍이 상기 알에프칩내부의클록생성기의업데이트타이밍동기되는것을특징으로 하는모뎀 칩. [청구항 15] 제14항에 있어서,상기 제1 클록 신호를 수신하고, 상기 제1 클록 신호에 대한 분주 처리를 수행하는 클록 관리 유닛을 더 구비하고, 상기 제어 정보에 따라, 상기 클록 관리 유닛의 분주 처리의 타이밍이 상기 알에프칩내부의클록관리 유닛의분주처리의타이밍동기되는것을특징으로 하는모뎀 칩. [청구항 16] 제11항에 있어서,상기 디지털 인터페이스는 상기 알 에프 칩으로부터 소정의 프레임 구조의 데이터를 수신하고, 상기 프레임 구조의 데이터는, 다수의 채널들 중 액티브되는 채널의 위치를 나타내는 정보를 포함하는 프레임 헤더 영역과, 상기 액티브되는 채널들을 통해 전송될 서브프레임 단위의 데이터의 렝스 정보를 포함하는 서브프레임 렝스 영역과, 각 서브프레임의 데이터를 포함하는서브프레임페이로드영역포함하는것을특징으로 하는모뎀 칩. [청구항 17] 어플리케이션 프로세서에 있어서, 중앙 처리 유닛(cpu); 상기 cpu에 의해 실행 가능한 프로그램들을 저장하는 메모리; 및 상기 어플리케이션 프로세서 외부의 알 에프(rf) 칩과의 통신을 위한 디지털 인터페이스와 상기 디지털 인터페이스를 통해 전달되는 샘플들을 처리하는 로직 블록을 포함하는 모뎀을 구비하고, 상기 샘플들은, 상기 모뎀 내의 클록 신호에 기반하여 생성된 프레임 동기 신호에 동기하여 상기 디지털 인터페이스에서 상기 로직 블록으로 전달되는 것을 특징으로 하는 어플리케이션 프로세서 [청구항 18] 제17항에 있어서,상기 디지털 인터페이스는, 상기 알 에프 칩과 상기 샘플들을 포함하는 데이터를 송수신하는 하나 이상의 제1 핀들과 상기 알 에프 칩과 제어 정보를 송수신하는하나이상의제2핀들포함하는것을특징으로 하는어플리케이션 프로세서. [청구항 19] 제18항에 있어서,상기 제어 정보는, 상기 모뎀 내의 하나 이상의 기능 블록들과 상기 알 에프 칩 내의 하나 이상의 기능 블록들을 서로 동기시키기 위한동기신호포함하는것을특징으로 하는어플리케이션 프로세서. [청구항 20] 제18항에 있어서,상기 제어 정보는, 상기 모뎀 내의 클록 생성기와 상기 알 에프 칩 내의 클록 생성기 사이의 주파수 오프셋을 보상하기 위한오프셋 제어 신호포함하는것을특징으로 하는어플리케이션 프로세서.