대면적 질화물 반도체 디바이스들을 위한 장애 허용 설계 document_id 1020167014237

[청구항 2] 제1항에 있어서,개별 아일랜드들의 상기 소스, 드레인 및 게이트 전극 컨택트 영역들은 결함 아일랜드들의 식별을 위한 전기 프로빙 및 테스팅을 위해 요구되는 적어도 최소 크기를 갖는 컨택트 패드각각 포함하는디바이스 구조체. [청구항 3] 제1항 또는 제2항에 있어서,상기 아일랜드들의 어레이는 아일랜드들의 n 행들 및 m 열들의 n x m 매트릭스포함하는디바이스 구조체. [청구항 4] 제3항에 있어서,상기 아일랜드들의 n번째 및 n-1번째 행들의 소스 컨택트 영역들 및 게이트 컨택트 영역들은 상기 아일랜드들의 n-1번째 및 n번째 행들 사이의 디바이스 영역의 비활성 영역들 위에 위치되는 행들로 배열되고; 상기 아일랜드들의 n번째 및 n+1번째 행들의 드레인 컨택트 영역들은 상기 아일랜드들의 n번째 및 n+1번째 행들 사이의 디바이스 영역의 비활성 영역들 위에 위치되는 행들배열되는디바이스 구조체. [청구항 5] 제1항 내지 제4항 중 어느 한 항에 있어서,상기 트랜지스터는 적어도 하나의 유전체 층 및 적어도 하나의 금속화 층을 포함하는 위에 놓인 상호연결 구조체를 더 포함하며, 상기 위에 놓인 상호연결 구조체는,다수의 아일랜드들의 세트들의 소스 전극들을 병렬로 상호연결하는 소스 상호연결부;다수의 아일랜드들의 세트들의 드레인 전극들을 병렬로 상호연결하는 드레인 상호연결부; 및다수의 아일랜드들의 게이트 전극들을 상호연결하여 공통 게이트를 형성하는 게이트 상호연결부제공하는디바이스 구조체. [청구항 6] 제5항에 있어서,상기 소스, 드레인 및 게이트 상호연결부들은 결함 아일랜드들의 전기 분리를 제공하기 위해, 결함 아일랜드들을 배제하는 아일랜드들의 각각의 소스, 드레인 및 게이트 전극들에 선택적제공되는디바이스 구조체. [청구항 7] 제6항에 있어서,결함 아일랜드에 대해, 상기 전기 분리는 각각의 게이트, 소스 및 드레인 상호연결부로부터 상기 결함 아일랜드의 게이트 컨택트, 소스 컨택트 및 드레인 컨택트 중 적어도 하나를 분리하는 전기 절연 재료 층포함하는디바이스 구조체. [청구항 8] 제1항 내지 제7항 중 어느 한 항에 있어서,상기 어레이의 각각의 아일랜드의 소스 및 드레인 전극들은,제1 방향에서, 상기 어레이의 에지들을 제외하고, 각각의 소스 전극이 인접 아일랜드의 소스 전극에 인접하여 위치되고, 각각의 드레인 전극이 인접 아일랜드의 드레인 전극에 인접하여, 비활성 영역을 포함하는 분리를 인접 아일랜드들 사이에서 상기 제1 방향으로 제공하고;제2 방향에서, 상기 어레이의 에지들을 제외하고, 적어도 일부 소스 전극들이 인접 아일랜드의 소스 전극에 인접하여 위치되고, 적어도 일부 드레인 전극들이 드레인 전극에 인접하여 위치되어, 비활성 영역을 포함하는 분리를 인접 아일랜드들의 세트들 사이에서 상기 제2 방향으로 제공하도록 배열되고;각각의 소스 전극, 각각의 드레인 전극 및 각각의 게이트 전극은 각각의 컨택트 패드를 가지며, 각각의 컨택트 패드는 아일랜드들 사이에서 상기 제1 방향으로 연장되는 기판의 비활성 영역 위위치되는디바이스 구조체. [청구항 9] 제8항에 있어서,상기 제2 방향에서, 상기 어레이의 에지들을 제외하고, 각각의 소스 전극은 인접 아일랜드의 소스 전극에 인접하여 위치되고, 각각의 드레인 전극은 드레인 전극에 인접하여 위치되어 비활성 영역을 포함하는 분리를 각각의 인접 아일랜드 사이에서 상기 제2 방향제공하는디바이스 구조체. [청구항 10] 제8항에 있어서,상기 제2 방향에서, 상기 어레이의 에지들을 제외하고, 한 세트의 아일랜드들에 대해, 적어도 하나의 소스 전극의 측면은 인접 아일랜드의 소스 전극에 인접하여 위치되고/되거나, 적어도 하나의 드레인 전극의 측면은 드레인 전극에 인접하여 위치되어 비활성 영역을 포함하는 분리를 인접 아일랜드들의 세트들 사이에서 상기 제2 방향제공하는디바이스 구조체. [청구항 11] 제8항에 있어서,상기 어레이는 아일랜드들의 행들 및 열들의 어레이를 포함하고, 4개의 아일랜드들의 각각의 그룹에 대해, 상기 소스 및 드레인 전극들은 아일랜드들의 각각의 행 사이에서분리제공하도록배열되는디바이스 구조체. [청구항 12] 제8항에 있어서,상기 어레이는 한 그룹의 4개의 아일랜드들의 반복 패턴으로 배열되는 아일랜드들의 행들 및 열들의 어레이를 포함하며, 상기 소스 및 드레인 전극들은 아일랜드들의 적어도 각각의 행 사이에서분리제공하도록배열되는디바이스 구조체. [청구항 13] 제12항에 있어서,상기제1 및 제2 방향들로의 인접 셀들의 소스 전극들은 아일랜드들의 행들의 각각의 인접 쌍에 대한 공통 소스 전극을 형성하기위해결합되는디바이스 구조체. [청구항 14] 제13항에 있어서,상기 소스 및 드레인 전극들은 아일랜드들의 각각의 열 사이에서활성영역제공하도록더 배열되는디바이스 구조체. [청구항 15] 제14항에 있어서,행 방향으로의 인접 아일랜드들의 소스 전극들은 상기 행의 적어도 부분에 걸쳐 공통 소스를 형성하기 위해 상호연결되는디바이스 구조체. [청구항 16] 제8항 또는 제13항에 있어서,상기 각각의 소스 전극들 및 드레인 전극들에 대한 컨택트 영역들은 각각의 개별 소스 및 드레인 전극의 프로몬토리들(promontories) 상에 제공되며, 상기 프로몬토리들은 상기 비활성 영역 위연장되는디바이스 구조체. [청구항 17] 제8항 또는 제13항에 있어서,상기 각각의 소스 전극들 및 드레인 전극들에 대한 컨택트 영역들은 각각의 개별 소스 및 드레인 전극의 프로몬토리들 상에 제공되며, 상기 프로몬토리들은 아일랜드들의 행들 사이에서 상기 비활성 영역 위에 테연장되는디바이스 구조체. [청구항 18] 제13항에 있어서,디바이스(normally-on device)의 경우, 각각의 아일랜드에 대해, 상기 게이트 전극의 컨택트 영역은 상기 각각의 아일랜드의 소스 컨택트의 근방에서 상기 비활성 영역 위배열되는디바이스 구조체. [청구항 19] 제8항에 있어서,제1 방향으로의 각각의 아일랜드 쌍의 각각의 게이트 컨택트들은 각각의 아일랜드 쌍 사이에서 상기 비활성 영역 위에 센터링되고 각각의 아일랜드 게이트 전극의 중심 영역연결되는디바이스 구조체. [청구항 20] 제8항에 있어서,상기 어레이는 4개의 아일랜드들의 빌딩 블록의 반복 패턴으로 배열되는 복수의 아일랜드들포함하는디바이스 구조체. [청구항 21] 제8항에 있어서,상기 어레이는 4개의 아일랜드들의 빌딩 블록의 반복 패턴으로 배열되는 복수의 아일랜드들을 포함하며, 상기 빌딩 블록의 4개의 아일랜드들은 p2mg 대칭을 갖는 패턴배열되는디바이스 구조체. [청구항 22] 제5항에 있어서,상기 게이트 상호연결부는 상기 제1 방향으로 연장되고 인접 아일랜드들의 게이트 컨택트들을 상호연결하는 하나 이상의 게이트 스트랩들(gate straps)을 포함하고; 상기 소스 상호연결부는 상기 제1 방향으로 연장되고 인접 아일랜드들의 소스 전극들을 상호연결하는 하나 이상의 소스 스트랩들을 포함하고; 상기 드레인 아일랜드 상호연결부는 상기 제1 방향으로 연장되고 인접 아일랜드들의 소스 전극들을 상호연결하는 하나 이상의 드레인 스트랩들포함하는디바이스 구조체. [청구항 23] 제5항에 있어서,상기 소스, 드레인 및 게이트 상호연결부들은 소스 컨택트들의 각각의 인접 쌍을 상호연결하는 대면적 소스 패드들(large area source pads) 및 드레인 컨택트들의 각각의 인접 쌍을 상호연결하는 대면적 드레인 패드들, 게이트 컨택트들의 각각의 인접 쌍을 상호연결하는 대면적 게이트 패드들을 정의하는 금속화 층을 포함하고,그 위에 형성되는 금속화 구조체는 서로로부터 대면적 소스 및 드레인 패드들 및 게이트를 분리하는 적어도 하나의 절연 층, 소스, 드레인 및 게이트 스트랩들을 정의하는 위에 놓인 전도성 층, 및 상기 분리 층을 통해 각각의 대면적 소스, 드레인 및 게이트 패드들로 연장되는 전도성 비아들포함하는디바이스 구조체.