내부적으로 한정된 전류 주입 영역을 갖는 LED document_id 1020167014504

[청구항 2] 제1항에 있어서,상기 하부 클래딩 층의 상기 하부 표면 및 상기 하부 전류 확산층 기둥의 측벽들을 따라 이어지는 패시베이션 층을 추가포함하는,led 디바이스. [청구항 3] 제2항에 있어서,상기 하부 클래딩 층에 반대편인, 상기 하부 전류 확산층 기둥의 하부 표면 상의 상기 패시베이션 층에 개구를 추가포함하는,led 디바이스. [청구항 4] 제3항에 있어서,상기 패시베이션 층의 상기 개구 내에 있고 상기 하부 전류 확산층 기둥과 전기적으로 접촉하는 전도성 컨택을 추가포함하는,led 디바이스. [청구항 5] 제4항에 있어서,상기 전도성 컨택은 상기 하부 클래딩 층과 직접 전기적으로 컨택되지 않는,led 디바이스. [청구항 7] 제1항에 있어서,상기led 디바이스포스트에 의해지지되고, 상기 포스트의 상부 표면의 표면적은 상기 하부 전류 확산층 기둥의 하부 표면의 표면적보다 작은, led 디바이스. [청구항 8] 제1항에 있어서,상기 하부 전류 확산층 기둥은 p-도펀트도핑되는,led 디바이스. [청구항 9] 제8항에 있어서,상기 하부 전류 확산층 기둥은 gap를 포함하고 상기 하부 클래딩 층은 alinp, algainp, 및 algaas로 구성된 군으로부터 선택된 재료포함하는,led 디바이스. [청구항 10] 제1항에 있어서,상기led 디바이스의 상기 활성층의 최대폭은 100 μm 이하이고, 상기 하부 전류 확산층 기둥의 최대폭이하인,led 디바이스. [청구항 11] 제1항에 있어서,상기led 디바이스의 상기 활성층의 최대폭은 20 μm 이하이고, 상기 하부 전류 확산층 기둥의 최대폭이하인,led 디바이스. [청구항 12] 제1항에 있어서,상기 활성층은 10 개 미만의 양자 우물 층포함하는,led 디바이스. [청구항 13] 제1항에 있어서,상기led 디바이스는 디스플레이 기판의 디스플레이 영역 내에서 상기 디스플레이 기판에 본딩되고, 상기 led 디바이스는 상기 디스플레이 기판의 작동 회로와 전기적연결되는,led 디바이스. [청구항 14] 제1항에 있어서,상기led 디바이스는 디스플레이 기판의 디스플레이 영역 내에서 상기 디스플레이 기판에 본딩되고, 상기 led 디바이스는 상기 디스플레이 영역 내에서 상기 디스플레이 기판에 본딩된 마이크로 칩과 전기적연결되는,led 디바이스. [청구항 15] 제1항에 있어서,상기 하부 클래딩 층은 도핑되지 않은 전류 한정 영역에 의해 측방향으로 둘러싸인 도핑된 전류 주입 영역을 포함하고, 상기 도핑된 전류 주입 영역은 상기 제1 도펀트 타입도핑되는,led 디바이스.