고전압 반도체 디바이스 및 상기 디바이스의 제조방법 document_id 1020177025540

[청구항 2] 제1항에 있어서,상기 하나 이상의 n-형 쇼트키 영역은, 상기 n-형 드리프트층과 상이한 도펀트 농도를 포함하는 것인, 다중셀mosfet 디바이스. [청구항 3] 제1항에 있어서,상기n-형 jfet 영역은, 상기 n-형 드리프트층과 상이한 도펀트 농도를 포함하는 것인, 다중셀mosfet 디바이스. [청구항 4] 제1항에 있어서,상기 소스 오믹 컨택 및 하나 이상의 상기n-형 쇼트키 영역 위로 유전체 물질을 더 포함하고, 상기 디바이스는: 상기 소스 오믹 컨택 위로 상기 유전체 물질을 통하여 형성된 하나 이상의 소스 비아; 및 상기 하나 이상의 n-형 쇼트키 영역 위의 유전체 물질을 통하여 형성된 하나 이상의 쇼트키 비아; 를 더 포함하고,상기 소스 금속층은, 상기 유전체 물질 상에 및 상기 소스 및 상기 쇼트키 비아 내에 있고, 상기 소스 금속층은, 상기 소스 비아의 바닥에서 소스 오믹 컨택 및 상기 쇼트키 비아의 바닥에서 상기 쇼트키 영역과 접속하는 것인, 다중셀mosfet 디바이스. [청구항 5] 제1항에 있어서,상기제1 및 제2 p-형 웰 영역은, x 방향으로 서로 간에 이격되고, 상기 x 방향에 수직인 y 방향으로 연장된 연장 영역(elongate regions)이며, 상기 n-형 jfet 영역은, 상기 제1 및 제2 p-형 웰 영역 사이에서 상기 x 방향으로 연장한 연장 영역인 것인, 다중셀mosfet 디바이스. [청구항 6] 제5항에 있어서,상기 쇼트키 영역은, 인접한 mosfet 셀의 p-형 바디 컨택 영역들 사이에 상기 y 방향으로 연장하는 단일 연속적 연장 영역을 포함하는 것인, 다중셀mosfet 디바이스. [청구항 7] 제6항에 있어서,상기제1 및 상기 제2 p-형 바디 컨택 영역은, 상기 y 방향으로 연장하는 연장 영역인 것인, 다중셀mosfet 디바이스. [청구항 8] 제7항에 있어서,제1 복수의 mosfet 셀의 p-형 바디 컨택 영역은, x 방향으로 연장하고 y-방향으로 이격된 측방향의 p-형 바디 컨택 영역에 의해 제2 복수의 mosfet 셀의 인접 p-형 바디 컨택 영역에 연결되고, 상기 제1 및 제2 mosfet 셀 사이의 상기 쇼트키 영역은, y 방향으로 측방향의 p-형 바디 컨택 영역들 사이 및 x 방향으로 상기 제1 및 제2 mosfet 셀의 p-형 바디 컨택 영역 사이에 복수의 별개의 쇼트키 영역을 포함하는 것인, 다중셀mosfet 디바이스. [청구항 9] 제5항에 있어서,제1 복수의 mosfet 셀의 p-형 바디 컨택 영역 및 제2 복수의 mosfet 셀의 인접 p-형 바디 컨택 영역은, 각각, 상기 제1 mosfet 셀의 채널 영역에서 상기 제2 mosfet 셀의 인접 채널 영역까지 x-방향으로 연장하고, y 방향으로 서로 간에 이격된 복수의 별개의 p-형 바디 컨택 영역을 포함하고, 상기 제1 mosfet 셀의 n-형 소스 영역 및 상기 제2 mosfet 셀의 인접 n-형 소스 영역은, 각각, 상기 별개의 p-형 바디 컨택 영역들 사이에서 y 방향으로 이격된 복수의 별개의 n-형 소스 영역을 포함하고, 상기 제1 및 제2 mosfet 셀 사이의 상기 쇼트키 영역은, y-방향으로 상기 별개의 p-형 바디 컨택 영역들 사이 및 x 방향으로 상기 제1 및 제2 mosfet 셀의 별개의 n-형 소스 영역들 사이에 복수의 별개의 쇼트키 영역을 포함하는 것인, 다중셀mosfet 디바이스. [청구항 10] 제5항에 있어서,제1 복수의 mosfet 셀의 p-형 바디 컨택 영역 및 제2 복수의 mosfet 셀의 인접한 p-형 바디 컨택 영역은, 각각, y 방향으로 서로 간에 이격된 복수의 별개의 p-형 바디 컨택 영역을 포함하고;상기 제1 mosfet 셀의 n-형 소스 영역 및 상기 제2 mosfet 셀의 인접 n-형 소스 영역은, 각각, 별개의 p-형 바디 컨택 영역들 사이에서 y 방향으로 이격된 복수의 별개의 n-형 소스 영역을 포함하고;상기 디바이스는, 상기 제1 및 제2 mosfet 셀의 별개의 n-형 소스 영역들 사이에 x-방향으로 연장하고, y-방향으로 이격된 상기 제1 및 제2 mosfet 셀 사이에 제3의 복수의 별개의 p-형 바디 컨택 영역을 더 포함하고; 상기 제1 및 제2 mosfet 셀 사이의 상기 쇼트키 영역은, x 방향으로 상기 제1 및 제2 mosfet 셀의 별개의 p-형 바디 컨택 영역들 사이 및 y-방향으로 제3의 복수의 별개의 p-형 바디 컨택 영역들 사이에 복수의 별개의 쇼트키 영역들을 포함하는 것인, 다중셀mosfet 디바이스. [청구항 11] 제1항에 있어서,상기제1 및 상기 제2 p-형 바디 컨택 영역 내에 유전체 물질을 더 포함하는 것인, 다중셀mosfet 디바이스. [청구항 12] 제4항에 있어서,상기제1 및 제2 p-형 바디 컨택 영역 내에 유전체 물질을 더 포함하는 것인, 다중셀mosfet 디바이스. [청구항 13] 제1항에 있어서,상기 디바이스는, 각각의 상기 mosfet 셀에 대해 하나의 n-형 쇼트키 영역을 포함하는 것인, 다중셀mosfet 디바이스. [청구항 14] 제1항에 있어서,상기 디바이스는, 각각의 상기 mosfet 셀에 대해 하나 미만(less than one)의 n-형 쇼트키 영역을 포함하는 것인, 다중셀mosfet 디바이스. [청구항 15] 제1항에 있어서,상기 디바이스는, 짝수개의 mosfet 셀을 포함하고, 모든 두 개의 mosfet 셀에 대해 하나의 n-형 쇼트키 영역을 포함하는 것인, 다중셀mosfet 디바이스. [청구항 16] 제1항에 있어서,상기 디바이스는, sic 디바이스인 것인, 다중셀mosfet 디바이스. [청구항 21] 제1항에 있어서,상기 쇼트키 금속층 및 상기 소스 금속층은, 동일한 물질을 포함하는 것인, 다중셀mosfet 디바이스. [청구항 22] 제1항에 있어서,상기 쇼트키 금속층 및 상기 소스 금속층 상에 있고 접촉하는 최종 금속층을 더 포함하는 것인, 다중셀mosfet 디바이스. [청구항 23] 제1항에 있어서,상기 드리프트 층 상에 n-형 전류 퍼짐층을 더 포함하고, 상기 제1 및 제2 p-형 웰 영역, 상기 n-형 jfet 영역, 상기 제1 및 제2 p-형 바디 컨택 영역 및 상기 n-형 쇼트키 영역은, 상기 전류 퍼짐층 상에 있는 것인, 다중셀mosfet 디바이스. [청구항 25] 제24항에 있어서,상기 주변 영역은,상기 주변 영역에 인접한 상기 제1 mosfet 셀의 주변에 따라 연장한 제1 p-형 바디 컨택 영역; 및 상기 제1 p-형 바디 컨택 영역에 대향하고 상기 주변 영역에 인접한 상기 제2 mosfet 셀의 주변을 따라 연장한 제2 p-형 바디 컨택 영역; 을 포함하고,상기 교번하는 p-형 바디 컨택 영역은, 상기 제1 및 제2 p-형 바디 컨택 영역 사이에서 연장하는 것인, 다중셀mosfet 디바이스. [청구항 26] 제25항에 있어서,상기제1 mosfet 셀은, 상기 주변 영역에 인접한 상기 제1 mosfet 셀의 주변을 따라 연장하는 제1 n-형 소스 영역을 포함하고,상기 제2 mosfet 셀은, 상기 주변 영역에 인접한 상기 제2 mosfet 셀의 주변을 따라 연장하는 제2 n-형 소스 영역을 포함하는 것인, 다중셀mosfet 디바이스. [청구항 27] 제24항에 있어서,상기제1 mosfet 셀은, 상기 주변 영역에 인접한 상기 제1 mosfet 셀의 주변을 따라 연장하는 복수의 교번하는 p-형 바디 컨택 영역 및 n-형 소스 영역을 포함하고, 상기 제2 mosfet 셀은, 상기 주변 영역에 인접한 상기 제2 mosfet 셀의 주변을 따라 연장하는, 복수의 교번하는 p-형 바디 컨택 영역 및 n-형 소스 영역을 포함하는 것인, 다중셀mosfet 디바이스. [청구항 28] 제27항에 있어서,상기제1 및 제2 mosfet 셀 주변에 따라 연장한 상기 p-형 바디 컨택 영역은, 상기 주변 영역의 상기 n-형 쇼트키 영역에 인접한 것인, 다중셀mosfet 디바이스. [청구항 29] 제27항에 있어서,상기제1 및 제2 mosfet 셀의 주변을 따라 연장하는 상기 p-형 바디 컨택 영역은, 상기 주변 영역의 상기 p-형 바디 컨택 영역에 인접한 것인, 다중셀mosfet 디바이스. [청구항 30] 제24항에 있어서,각각의 상기제1 및 제2 mosfet 셀은, 제1 및 제2 p-형 웰 영역 사이에 n-형 jfet 영역, 각각의 상기 제1 및 제2 p-형 웰 영역은, 상기 jfet 영역에 인접한 채널 영역을 포함하고; 상기 jfet 영역 및 채널 영역 상에 게이트 유전체층;상기 게이트 유전체층 상에 게이트층; 및상기 게이트층 상에 층간 유전체층을 포함하는, 다중셀mosfet 디바이스.