후면 금속 층들을 이용한 고밀도 메모리 아키텍처 document_id 1020177031597

[청구항 1] 마이크로전자 메모리로서, 전방 표면 및 대향하는 후방 표면을 가지는 기판 기판 후방 표면에 근접한 소스 라인; 및 기판 전방 표면에 근접한 메모리 비트셀 트랜지스터를 포함하는, 마이크로전자 메모리 [청구항 2] 제1항에 있어서,상기 메모리 비트셀 트랜지스터는 상기 기판 내에 형성된 적어도 하나의 소스/드레인 구조체를 포함하고, 상기 소스 라인은 상기 적어도 하나의 소스/드레인 구조체에 전기적접속되는,마이크로전자 메모리. [청구항 3] 제2항에 있어서,상기 소스 라인은 상기 기판 내의 심층 확산 컨택(deep diffusion contact)을 통해 상기 적어도 하나의 소스/드레인 구조체에 전기적접속되는,마이크로전자 메모리. [청구항 4] 제1항 내지 제3항 중 어느 한 항에 있어서,상기 기판 후방 표면에 근접하게 형성된 워드 라인더 포함하는,마이크로전자 메모리. [청구항 5] 제4항에 있어서,메모리 비트셀 트랜지스터 내의 워드 라인에 전기적으로 접속된, 상기 기판 후방 표면에 근접한 상기 워드 라인을 포함하는 워드 라인 스트랩더 포함하는,마이크로전자 메모리. [청구항 6] 제5항에 있어서,상기 기판 후방 표면에 근접한 상기 워드 라인은 상기 기판 내의 심층 확산 컨택 및 소스/드레인 구조체를 통해 메모리 비트셀 트랜지스터 내의 워드 라인에 전기적접속되는,마이크로전자 메모리. [청구항 7] 제1항 내지 제4항 중 어느 한 항에 있어서,상기 기판 전방 표면에 근접한 메모리 셀 트랜지스터 어레이더 포함하는,마이크로전자 메모리. [청구항 8] 제7항에 있어서,상기 메모리 셀 트랜지스터 어레이는 복수의 저항 기반 메모리 트랜지스터들포함하는,마이크로전자 메모리. [청구항 9] 제8항에 있어서,상기 복수의 저항 기반 메모리 트랜지스터들은 복수의 스핀-전달 토크(spin-transfer torque)(stt) mram(magnetoresistive random access memory: 자기저항성 랜덤 액세스 메모리) 트랜지스터들포함하는,마이크로전자 메모리. [청구항 10] 제8항에 있어서,상기 복수의 저항 기반 메모리 트랜지스터들은 복수의 reram(resistive random access memory: 저항성 랜덤 액세스 메모리포함하는,마이크로전자 메모리. [청구항 11] 마이크로전자 메모리로서, 전방 표면 및 대향하는 후방 표면을 가지는 기판 기판 후방 표면에 근접한 워드 라인; 및 기판 전방 표면에 근접한 메모리 비트셀 트랜지스터를 포함하는, 마이크로전자 메모리 [청구항 12] 제11항에 있어서,메모리 비트셀 트랜지스터 내의 워드 라인에 전기적으로 접속된, 상기 기판 후방 표면에 근접한 상기 워드 라인을 포함하는 워드 라인 스트랩더 포함하는,마이크로전자 메모리. [청구항 13] 제11항에 있어서,상기 기판 후방 표면에 근접한 상기 워드 라인은 상기 기판 내의 심층 확산 컨택 및 소스/드레인 구조체를 통해 메모리 비트셀 트랜지스터 내의 워드 라인에 전기적접속되는,마이크로전자 메모리. [청구항 14] 제11항에 있어서,상기 기판 후방 표면에 근접하게 형성된 소스 라인더 포함하는,마이크로전자 메모리. [청구항 15] 제14항에 있어서,상기 메모리 비트셀 트랜지스터는 상기 기판 내에 형성된 적어도 하나의 소스/드레인 구조체를 포함하고, 상기 소스 라인은 상기 적어도 하나의 소스/드레인 구조체에 전기적접속되는,마이크로전자 메모리. [청구항 16] 제15항에 있어서,상기 소스 라인은 상기 기판 내의 심층 확산 컨택을 통해 상기 적어도 하나의 소스/드레인 구조체에 전기적접속되는,마이크로전자 메모리. [청구항 17] 제11항 내지 제16항 중 어느 한 항에 있어서,상기 기판 전방 표면에 근접한 트랜지스터 어레이더 포함하는,마이크로전자 메모리. [청구항 18] 제17항에 있어서,상기 트랜지스터 어레이는 복수의 저항 기반 메모리 트랜지스터들포함하는,마이크로전자 메모리. [청구항 19] 제18항에 있어서,상기 복수의 저항 기반 메모리 트랜지스터들은 복수의 스핀-전달 토크(spin-transfer torque)(stt) mram(자기저항성 랜덤 액세스 메모리) 트랜지스터들포함하는,마이크로전자 메모리. [청구항 20] 제18항에 있어서,상기 복수의 저항 기반 메모리 트랜지스터들은 복수의 reram(저항성 랜덤 액세스 메모리포함하는,마이크로전자 메모리. [청구항 21] 전자 시스템으로서, 보드; 및 상기 보드에 부착된 마이크로전자 컴포넌트를 포함하고, 상기 마이크로전자 컴포넌트는 마이크로전자 메모리를 포함하고, 상기 마이크로전자 메모리는, 전방 표면 및 대향하는 후방 표면을 가지는 기판 기판 후방 표면에 근접한 소스 라인 기판 전방 표면에 근접한 메모리 비트셀 트랜지스터 - 상기 메모리 비트셀 트랜지스터는 상기 기판 내에 형성된 적어도 하나의 소스/드레인 구조체를 포함하고, 상기 소스 라인은 상기 적어도 하나의 소스/드레인 구조체에 전기적으로 접속됨 - 상기 기판 후방 표면에 근접하게 형성된 워드 라인 메모리 비트셀 트랜지스터 내의 워드 라인에 전기적으로 접속된, 상기 기판 후방 표면에 근접한 상기 워드 라인을 포함하는 워드 라인 스트랩; 및 상기 기판 전방 표면에 근접한 메모리 셀 트랜지스터 어레이를 포함하는, 전자 시스템 [청구항 22] 제21항에 있어서,상기 소스 라인은 상기 기판 내의 심층 확산 컨택을 통해 상기 적어도 하나의 소스/드레인 구조체에 전기적접속되는,전자 시스템. [청구항 23] 제21항에 있어서,상기 기판 후방 표면에 근접한 상기 워드 라인은 상기 기판 내의 심층 확산 컨택 및 소스/드레인 구조체를 통해 메모리 비트셀 트랜지스터 내의 워드 라인에 전기적접속되는,전자 시스템. [청구항 24] 제21항에 있어서,상기 메모리 셀 트랜지스터 어레이는 복수의 저항 기반 메모리 트랜지스터들포함하는,전자 시스템.