백바이어스를 이용한 드레인 전류가 향상된 트랜지스터 및 메모리 셀 document_id 1020177034619

[청구항 1] 두 개의 안정된 상태를 갖는 메모리 소자 또는 향상된 온상태 전류를 갖으면서 오프상태 전류는 변화 없고 p형 내지 n형 중 어느 하나로 선택된 첫째 전도형 기판 p형 내지 n형 중 어느 하나로 선택되고 첫째 전도형과 다른 둘째 전도형 매몰층 첫째 전도형 바디; 바디내 형성되고 바디로 분리된 둘째 전도형을 갖는 소스와 드레인 소스와 드레인 사이에 바디 위에 위치한 게이트 로 구성된 반도체 소자로서, 상기 반도체 소자는 상기 반도체 소자에 인가된 전압에 따라 적어도 두 개의 안정된 상태를 갖는 메모리 소자 또는 향상된 온상태 전류를 갖으면서 오프상태 전류는 변화 없는 반도체 소자 [청구항 2] 제1항에 있어서,개의 안정된 상태를 갖는 상기 메모리 소자 또는 향상된 온상태 전류를 갖으면서 오프상태 전류는 변화 없는 상기 반도체 소자로의 동작은 상기 반도체 소자에 인가되는전압크기에따라결정되는반도체 소자. [청구항 3] 제1항 또는 제2항에 있어서,상기 매몰층에 상대적으로 낮은 전압이 인가되었을 때 상기 반도체 소자는 mosfet 으로 동작하고, 상기 매몰층에 상대적으로 높은 전압이 인가되었을 때 상기 반도체 소자는 적어도 두 개의 안정된 상태를 갖는 메모리소자동작하는반도체 소자. [청구항 4] 제3항에 있어서,상기 매몰층에 상기 상대적으로 낮은 전압보다는 높고 상기 상대적으로 높은 전압보다는 낮은 상대적으로 중간 전압이 인가되고 그러한 상대적으로 중간 전압이 상기 매몰층, 상기 바디, 상기 소스가 형성하는 수직형 bjt 를 켜기에 충분하면, 상기 소스, 상기 바디, 상기 드레인이 형성하는 수평형 bjt 를 켜서 온상태의 드레인 전류향상되는반도체 소자. [청구항 5] 제1항 내지 제4항 중 어느 한 항에 있어서,상기 매몰층에 연결된 매몰층 탭구비하는반도체 소자. [청구항 6] 제5항에 있어서,상기 게이트와 상기 매몰층 탭이연결된반도체 소자. [청구항 7] 제1항 내지 제6항 중 어느 한 항에 있어서,상기 바디는 상기 기판에 수직방향으로 돌출된 핀 구조갖는반도체 소자. [청구항 8] 제7항에 있어서,상기 소스와 상기 드레인이 상기 핀 구조포함된반도체 소자. [청구항 9] 제7항 또는 제8항에 있어서,상기 게이트는 상기 바디와 상기 매몰층의 접합부분연장된반도체 소자. [청구항 10] 두 개의 안정된 상태를 갖는 메모리 소자 또는 향상된 온상태 전류를 갖으면서 오프상태 전류는 변화 없고 p형 내지 n형 중 어느 하나로 선택된 첫째 전도형 기판 매몰절연층; 첫째 전도형 바디; 바디내 형성되고 바디로 분리된 둘째 전도형을 갖는 소스와 드레인 둘째 전도형을 갖고 바디로 분리되어 소스와 드레인과 떨어져 있는 전하주입층 소스와 드레인 사이에 바디 위에 위치한 게이트 로 구성된 반도체 소자로서, 상기 반도체 소자는 상기 반도체 소자에 인가된 전압에 따라 적어도 두 개의 안정된 상태를 갖는 메모리 소자 또는 향상된 온상태 전류를 갖으면서 오프상태 전류는 변화 없는 반도체 소자 [청구항 11] 제10항에 있어서,개의 안정된 상태를 갖는 상기 메모리 소자 또는 향상된 온상태 전류를 갖으면서 오프상태 전류는 변화 없는 상기 반도체 소자는 상기 전하주입층에 인가되는전압크기에따라결정되는반도체 소자. [청구항 12] 제10항 또는 제11항에 있어서,상기 전하주입층에 상대적으로 낮은 전압이 인가되었을 때 상기 반도체 소자는 mosfet 으로 동작하고, 상기 전하주입층에 상대적으로 높은 전압이 인가되었을 때 상기 반도체 소자는 적어도 두 개의 안정된 상태를 갖는 메모리소자동작하는반도체 소자. [청구항 13] 제12항에 있어서,상기 전하주입층에 상기 상대적으로 낮은 전압보다는 높고 상기 상대적으로 높은 전압보다는 낮은 상대적으로 중간 전압이 안가되고 그러한 상대적으로 중간 전압이 상기 전하주입층, 상기 바디, 상기 소스가 형성하는 수평형 bjt 를 켜기에 충분하면, 상기 소스, 상기 바디, 상기 드레인이 형성하는 수평형 bjt 를 켜서 온상태의 드레인 전류향상되는반도체 소자. [청구항 14] 제1항 내지 제13항 중 어느 한 항에 있어서,소스, 드레인, 전하주입층 중 어느 하나가 소스, 드레인, 전하주입층 중 어느 하나의 둘째 접합깊이보다 얕은 첫째 접합깊이갖는반도체 소자. [청구항 15] 제1항 내지 제14항 중 어느 한 항에 있어서,상기 소스 또는 상기 드레인 중 어느 하나에 저항변화요소연결된반도체 소자. [청구항 29] p형 내지 n형 중 어느 하나로 선택된 첫째 전도형 기판 p형 내지 n형 중 어느 하나로 선택되고 첫째 도핑형과 다른 둘째 도핑형 첫째 매몰층 첫째 도핑형을 갖는 첫째 바디 각각 둘째 도핑형을 갖고 첫째 바디로 분리된 첫째 소스와 첫째 드레인 첫째 소스와 첫째 드레인 중간 상에 위치한 첫째 게이트 기판상에 형성되고 둘째 도핑형을 갖는 우물 첫째 도핑형을 갖는 둘째 매몰층 둘째 도핑형을 갖는 둘째 바디 각각 첫째 도핑형을 갖고 둘째 바디로 분리된 둘째 소스와 둘째 드레인 둘째 소스와 둘째 드레인 중간 상에 위치한 둘째 게이트 로 구성된 상보적 금속 산화물 반도체 (cmos) 소자 [청구항 30] 제29항에 있어서,상기 상보적 금속 산화물 반도체 소자는 상기 반도체 소자에 인가되는 전압크기에 따라 적어도 두 개의 안정된 상태를 갖는 메모리 소자 또는 향상된 온상태 전류를 갖으면서 오프상태 전류는 변화 없는메모리소자기능하도록구성되는상보적 금속 산화물 반도체 소자. [청구항 31] 제29항 또는 제30항에 있어서,상기 우물은;첫째 우물;상기 기판 내 형성된 둘째 도핑형을 갖는 둘째 우물;상기 둘째 우물과 상기 첫째 매몰층 사이에 형성된 첫째 도핑형을 갖는 셋째 우물구성된상보적 금속 산화물 반도체 소자. [청구항 32] p형 내지 n형 중 어느 하나로 선택된 첫째 전도형 기판 p형 내지 n형 중 어느 하나로 선택되고 첫째 도핑형과 다른 둘째 도핑형 매몰층 첫째 도핑형을 갖는 바디 각각 둘째 도핑형을 갖고 바디로 분리된 소스와 드레인 소스와 드레인 중간 상에 위치한 게이트 기판내 형성되고 둘째 도핑형을 갖는 우물 매몰층과 우물 사이에 형성되고 첫째 도핑형을 갖는 둘째 매몰층 로 구성된 금속 산화물 반도체 (mos) 소자 [청구항 33] 제32항에 있어서,상기 금속 산화물 반도체 소자는 상기 반도체 소자에 인가되는 전압크기에 따라 적어도 두 개의 안정된 상태를 갖는 메모리 소자 또는 향상된 온상태 전류를 갖으면서 오프상태 전류는 변화 없는메모리소자기능하도록구성되는금속 산화물 반도체 소자. [청구항 34] 제32항 또는 제33항에 있어서,상기 둘째 매몰층에 연결된 매몰층 탭구비하는금속 산화물 반도체 소자. [청구항 35] 제34항에 있어서,상기 매몰층 탭은 첫째 도핑형갖는금속 산화물 반도체 소자. [청구항 36] 제32항 내지 제35항 중 어느 한 항에 있어서,상기 매몰층, 상기 둘째 매몰층, 상기 바디, 상기 소스로 구성된 첫째 수직형 사이리스터와 상기 매몰층, 상기 둘째 매몰층, 상기 바디, 상기 드레인으로 구성된 둘째 수직형 사이리스터포함하는금속 산화물 반도체 소자. [청구항 37] p형 내지 n형 중 어느 하나로 선택된 첫째 전도형 기판 p형 내지 n형 중 어느 하나로 선택되고 첫째 도핑형과 다른 둘째 도핑형 매몰층 첫째 도핑형을 갖는 바디 각각 둘째 도핑형을 갖고 바디로 분리된 소스와 드레인 소스와 드레인 중간 상에 위치한 게이트 바디와 연결된 바디컨택 바디의 일부와 바디컨택사이 에 위치한 절연층 로 구성된 금속 산화물 반도체 (mos) 소자 [청구항 38] 제37항에 있어서,상기 금속 산화물 반도체 소자는 상기 바디 컨택을 상기 바디에 선택적으로 연결시키거나 상기 바디 컨택을 상기 바디로부터선택적분리시키도록구성되는금속 산화물 반도체 소자. [청구항 39] 제37항 또는 제38항에 있어서,상기 금속 산화물 반도체 소자는 상기 반도체 소자에 인가되는 전압크기에 따라 적어도 두 개의 안정된 상태를 갖는 메모리 소자 또는 향상된 온상태 전류를 갖으면서 오프상태 전류는 변화 없는메모리소자기능하도록구성되는금속 산화물 반도체 소자. [청구항 40] p형 내지 n형 중 어느 하나로 선택된 첫째 전도형 기판 매몰층; 첫째 도핑형을 갖는 첫째 바디 각각 둘째 도핑형을 갖고 첫째 바디로 분리된 첫째 소스와 첫째 드레인 첫째 소스와 첫째 드레인 중간 상에 위치한 첫째 게이트 둘째 도핑형을 갖는 둘째 바디 각각 첫째 도핑형을 갖고 둘째 바디로 분리된 둘째 소스와 둘째 드레인 둘째 소스와 둘째 드레인 중간 상에 위치한 둘째 게이트 첫째 바디 아래 위치한 매몰층의 첫째 일부와 둘째 바디 아래 위치한 매몰층의 둘째 일부를 분리하는 절연층 을 포함하는 상보적 금속 산화물 반도체 소자 [청구항 41] 제40항에 있어서,상기 상보적 금속 산화물 반도체 소자는 상기 반도체 소자에 인가되는 전압크기에 따라 적어도 두 개의 안정된 상태를 갖는 메모리 소자 또는 향상된 온상태 전류를 갖으면서 오프상태 전류는 변화 없는메모리소자기능하도록구성되는상보적 금속 산화물 반도체 소자. [청구항 42] p형 내지 n형 중 어느 하나로 선택된 첫째 전도형 기판 p형 내지 n형 중 어느 하나로 선택되고 첫째 도핑형과 다른 둘째 도핑형 첫째 매몰층 첫째 도핑형을 갖는 첫째 바디 각각 둘째 도핑형을 갖고 첫째 바디로 분리된 첫째 소스와 첫째 드레인 첫째 소스와 첫째 드레인 중간 상에 위치한 첫째 게이트 로 구성된 부스트된 반도체 소자와 기판; 매몰층; 둘째 전도형 우물; 각각 첫째 도핑형을 갖고 우물로 분리된 둘째 소스와 둘째 드레인 둘째 소스와 둘째 드레인 중간 상에 위치한 둘째 게이트 로 구성된 mos 소자를 조합하여 구성되는 반도체 소자 [청구항 43] 제42항에 있어서,상기 부스트된 반도체의 상기 매몰층에 인가되는 바이어스가 상기 mos 소자의 상기 우물에도 함께 인가되는, 부스트된 반도체와 mos소자룰조합하여구성되는반도체 소자. [청구항 44] 두 개의 안정된 상태를 갖는 메모리 소자 또는 향상된 온상태 전류를 갖는 트랜지스터로서 기능하도록 구성되고 p형 내지 n형 중 어느 하나로 선택된 첫째 전도형 기판 p형 내지 n형 중 어느 하나로 선택되고 첫째 전도형과 다른 둘째 전도형 매몰층 첫째 전도형 바디; 바디내 형성되고 바디로 분리된 둘째 전도형을 갖는 소스와 드레인 소스와 드레인 사이에 바디 위에 위치한 게이트 상기 게이트와 떨어져서 존재하는 선택 게이트 로 구성된 반도체 소자 [청구항 45] 제44항에 있어서,상기 선택 게이트가 상기 드레인과 상기 게이트 사이에 위치하고, 상기 선택 게이트와 상기 게이트사이에 절연갭형성된반도체 소자. [청구항 46] 제44항에 있어서,상기 게이트가 플로팅되어 전력공급이 끊어졌을때 비휘발성 데이터저장하는반도체 소자. [청구항 47] 제46항에 있어서,상기 매몰층에 전압을 인가하여 상기 게이트로 전하주입향상시키는반도체 소자. [청구항 48] 두 개의 안정된 상태를 갖는 메모리 소자 또는 향상된 온상태 전류를 갖는 트랜지스터로서 기능하도록 구성되고 p형 내지 n형 중 어느 하나로 선택된 첫째 전도형 기판 p형 내지 n형 중 어느 하나로 선택되고 첫째 전도형과 다른 둘째 전도형 매몰층 첫째 전도형 바디; 바디내 형성되고 바디로 분리된 둘째 전도형을 갖는 소스와 드레인 소스와 드레인 사이에 바디 위에 위치한 게이트 상기 게이트와 떨어져서 존재하는 컨트롤 게이트 로 구성된 반도체 소자 [청구항 49] 제48항에 있어서,상기 컨트롤 게이트가 상기 드레인과 상기 게이트 사이에 위치하고, 상기 컨트롤 게이트와 상기 게이트사이에 절연갭형성된반도체 소자. [청구항 50] 제49항에 있어서,상기 컨트롤 게이트가 상기 절연갭과 상기 게이트와 적어도 일부영역중첩하는반도체 소자. [청구항 51] 제48항에 있어서,상기 게이트가 플로팅되어 전력공급이 끊어졌을때 비휘발성 데이터저장하는반도체 소자. [청구항 52] 제 51항에 있어서,상기 매몰층에 전압을 인가하여 상기 게이트로 전하주입향상시키는반도체 소자.