원시데이터
특허 지식베이스 원시데이터
청구항 목록 (server1). 청구항 텍스트의 태그를 그대로 표시합니다. "가공데이터"를 누르면 해당 출원의 CoT 가공 결과가 팝업으로 열립니다.
| 출원번호 | 청구항 | 순번 | 청구항 텍스트 (XML) | 청구항 속성 | |
|---|---|---|---|---|---|
| 1019860008260 | 1 | 2 | <ANY>광수신부와 광송신부</ANY><RELATION_5>를 갖는</RELATION_5> <COMPONENT>각 터미널 장치</COMPONENT>는 | 독립항-공개공보 | 가공데이터 |
| 1019860008260 | 1 | 3 | <ANY>상기 제1섬유로부터 광신호들을 수신하여 이 신호에 상응하는 변환된 전기신호들을 발생시키는 제1네트워크 수신기 수단과, 상기 제1네트워크 수신기 수단에 의해서 발생된 상기의 변환된 전기신호들에 응답하여</ANY> <COMPONENT>빛</COMPONENT><RELATION_2399>을 방사하기 위한</RELATION_2399> 국부송신 수단으로서, 상기 국부송신 수단이 복수의 국부전기→광 변환기들과 복수의 광입력섬유들 및 복수의 광출력 섬유들<RELATION_SEP>을 갖는</RELATION_SEP> <PATENT_ITEM>혼합스타를 포함하며, 상기 국부전기→광 변환기는 상기 광입력 섬유들의 적어도 하나와 상기 광출력 섬유들에 동작가능하게 연결된 상기 터미널 장치들의 광학수신부에 광학적으로 결합되는 국부송신 수단과, 상기 광송신부로부터의 광신호들에 응답하여 전기신호들을 발생하는 상기 터미널 장치들(42,44)의 광 송신부들에 동작가능하게 연결된 국부 수신수단(82)과, 그리고 상기 국부 수신수단에 의해서 발생된 전기 신호들에 응답하여 광신호들을 상기 제2섬유로 방사하는 제1네트워크 송신수단으로 구성되는 고신뢰성 광섬유 중계기</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019860008450 | 7 | 1 | <ANY>공진터널 트랜지스터와 이에 직렬 접속된 저항</ANY><RELATION_8>을 구비하며</RELATION_8>, | 독립항-공개공보 | 가공데이터 |
| 1019860008450 | 7 | 2 | <ANY>상기 공진터널 트랜지스터는 콜렉터와 에미터 사이에 전류가 흐르도록 동작하며, 제1, 제2 또는 제3치의 3상이한 전압치중 하나의 베이스 전압에 따라서 적어도 제1, 제2 또는 제3치의 3상이한 전류치중 하나를 가지며, 상기 제3전류치는 상기 제1전류치와 제2전류치 사이에 놓여 있고, 상기 제2전압치는</ANY> <COMPONENT>상기 제1전압치와 제3전압치 사이</COMPONENT><RELATION_11145>에 놓여 있으며</RELATION_11145>, | 독립항-공개공보 | 가공데이터 |
| 1019860008450 | 7 | 3 | <ANY>논리게이트에 공급되는 상기 제1 내지 제3 전압치중 하나의 진폭을 갖는 신호에 따라서 하이치, 로우치 및 대략 상기 하이치와 로우치 사이치를 갖는</ANY> <COMPONENT>적어도 3상태중 하나</COMPONENT><RELATION_10>를 출력하는</RELATION_10> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>논리게이트</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019860008450 | 3 | 1 | <ANY>다수의 워드선과 다수의 비트선 사이에 메트릭스 방식으로 접속되는 다수의 메모리셀을 구비하며, 각 메모리셀은 역병렬 접속된 단일게이트와 2개의 직렬질속 게이트를 포함하며 양 공통 접속점은 전달 게이트를 통하여 상기 워드선과 상기 비트선 사이에 작용적으로 접속되며, 각 게이트는 공진터널 트랜지스터와 직렬접속 트랜지스터</ANY><RELATION_1>를 포함하며</RELATION_1>, | 독립항-공개공보 | 가공데이터 |
| 1019860008450 | 3 | 2 | <ANY>각 공진터널 트랜지스터는 콜렉터와 에미터 사이에 전류가 흐르도록 동작하며, 제1, 제2 또는 제3치의 3상이한 전압치중 하나의 베이스 전압에 따라서 제1, 제2 또는 제3치의 적어도 3상이한 전류치중 하나를 가지며, 상기 제3전류치는 상기 제1전류치와 제2전류치 사이에 놓여 있고 상기 제2전압치는</ANY> <COMPONENT>상기 제1전압치와 제3전압치 사이</COMPONENT><RELATION_11145>에 놓여 있으며</RELATION_11145>, | 독립항-공개공보 | 가공데이터 |
| 1019860008450 | 3 | 3 | <ANY>각 메모리셀은 상기 비트선과 워드선 사이에 가해지는 상기 제1내지 제3전압치중 하나의 진폭을 갖는 신호에 따라서 하이치, 로우치 및 대략 상기 하이치와 로우치 사이치를 갖는</ANY> <COMPONENT>적어도 3상태</COMPONENT><RELATION_389>를 보유하는</RELATION_389> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>반도체 메모리 장치</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019860008450 | 1 | 1 | <ANY>적어도 3폐접속된(close-connected)공진터널 트랜지스터</ANY><RELATION_8>를 구비하며</RELATION_8>, | 독립항-공개공보 | 가공데이터 |
| 1019860008450 | 1 | 2 | <ANY>각각의 공진터널 트랜지스터는 콜렉터와 에미터 사이에 전류가 흐르도록 동작하며, 제1, 제2 또는 제3 치의 3상이한 전압치중 하나의 베이스 전압에 따라서 적어도 제1, 제2 또는 제3치의 3상이한 전류치중 하나를 가지며, 상기 제3전류치는 상기 제1전류치와 제2전류치 사이에 놓여 있고, 상기 제2전압치는</ANY> <COMPONENT>상기 제1전압치와 제3전압치 사이</COMPONENT><RELATION_11145>에 놓여 있으며</RELATION_11145>, | 독립항-공개공보 | 가공데이터 |
| 1019860008450 | 1 | 3 | <ANY>상기 공진터널 트랜지스터중 하나의 베이스에 가해지는 상기 제1 내지 제3전압치중 하나의 진폭을 갖는 펄스신호에 따라서 3개의 각각의 공진터널 트랜지스터에 하이치, 로우치 및 대략 하이치와 로우치 사이의 적어도</ANY> <COMPONENT>3상태</COMPONENT><RELATION_389>를 보유하는</RELATION_389> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>논리회로</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019860008527 | 17 | 1 | <COMPONENT>공진 캐패시터(c1)와</COMPONENT>; | 독립항-공개공보 | 가공데이터 |
| 1019860008527 | 17 | 2 | <ANY>소자 기간 이전에 상기 캐패시터(c1) 양단에 전압</ANY><RELATION_196>을 발생시키기 위한</RELATION_196> <COMPONENT>제1수단(d1,r1)</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019860008527 | 17 | 3 | <ANY>상기 음극선관에 대해 위치하며, 소자 장치</ANY><RELATION_399039>를 형성하도록 상기 캐패시터(c1)에</RELATION_399039> <COMPONENT>접속되는 소자 코일(l dg )</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019860008527 | 17 | 4 | <COMPONENT>제어 신호(v os ) 원(52)과</COMPONENT>; | 독립항-공개공보 | 가공데이터 |
| 1019860008527 | 17 | 5 | <ANY>상기 제어 신호(v os )에 응답하여, 상기 공진 캐패시터(c1)를 상기 소자 기간동안 낮은 값으로 감소하는 진폭을 갖는 상기 코일(l dg )내의 ac소자 전류를 발생시키기 위하여 상기 소자 코일(l dg )에 커플링시키기 위한 제1스위치(scr1)를 구비하는 비데오 표시 장치의 음극선관용 소자 회로</ANY><RELATION_2>에 있어서</RELATION_2>, | 독립항-공개공보 | 가공데이터 |
| 1019860008527 | 17 | 6 | <ANY>상기 제1스위치(scr1)는 상기 제1스위치(scr1)의 스위칭 전이 시간을 가속시키기 위하여 양 궤환을 제공하는 신호 경로(r2,c2)에 의해 상기 소자장치에 접속되는</ANY> <COMPONENT>제어 단자</COMPONENT><RELATION_5>를 갖는</RELATION_5> 것<RELATION_SEP>을 특징으로 하는</RELATION_SEP> <PATENT_ITEM>공진 소자 회로</PATENT_ITEM> | 독립항-공개공보 | 가공데이터 |
| 1019860008527 | 1 | 1 | <COMPONENT>공진 캐패시터(c 1 )와</COMPONENT>; | 독립항-공개공보 | 가공데이터 |
| 1019860008527 | 1 | 2 | <ANY>소자 기간 이전에 상기 캐패시터 양단에 전압</ANY><RELATION_196>을 발생시키기 위한</RELATION_196> <COMPONENT>제1수단(t1,d1,r1)</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |
| 1019860008527 | 1 | 3 | <ANY>음극선관</ANY><RELATION_65807>에 대해 위치되는</RELATION_65807> <COMPONENT>소자 코일(l dg )</COMPONENT>과 | 독립항-공개공보 | 가공데이터 |